基于FPGA的虛擬異步電機(jī)系統(tǒng)的半實(shí)物實(shí)時(shí)仿真*

黃蘇融，黃 艷，高 瑾，李益峰，元約平

(1.上海大學(xué)機(jī)電工程與自動(dòng)化學(xué)院，上海 200072;2.湖南南車時(shí)代電動(dòng)汽車股份有限公司，湖南株洲 412007)

0 引言

半實(shí)物實(shí)時(shí)仿真介于數(shù)學(xué)仿真和物理仿真之間，用部分實(shí)際的物理系統(tǒng)代替部分純數(shù)字仿真系統(tǒng)，完全模擬與實(shí)際物理系統(tǒng)相同的時(shí)標(biāo)，并實(shí)時(shí)獲取外部輸入信號(hào)，以及對(duì)外部輸出信號(hào)[1]。由真實(shí)控制器來(lái)控制虛擬對(duì)象的技術(shù)稱為硬件在環(huán)(Hardware in Loop，HIL)仿真技術(shù)。HIL實(shí)時(shí)仿真作為半實(shí)物仿真的一種，應(yīng)用于實(shí)際測(cè)試前對(duì)控制器的控制策略、中斷延遲、采樣時(shí)間、接口通信等的可行性進(jìn)行仿真測(cè)試[2];還可以對(duì)真實(shí)世界中難以實(shí)現(xiàn)的極端情況，例如電機(jī)的各種短路故障，進(jìn)行實(shí)時(shí)模擬，并對(duì)控制器進(jìn)行測(cè)試，開發(fā)相應(yīng)的故障容錯(cuò)算法，而不會(huì)對(duì)逆變器、電機(jī)、驅(qū)動(dòng)板等設(shè)備造成損壞，降低試驗(yàn)風(fēng)險(xiǎn)。

在電機(jī)驅(qū)動(dòng)領(lǐng)域，虛擬模型運(yùn)行的時(shí)間步長(zhǎng)應(yīng)遠(yuǎn)小于PWM開關(guān)周期，為數(shù)微秒，因此對(duì)于HIL逼近真實(shí)的主要挑戰(zhàn)之一是高速的系統(tǒng)響應(yīng)。OPAL-RT公司在RT-LAB上實(shí)現(xiàn)了微秒級(jí)的電機(jī)數(shù)字控制器[3]，將復(fù)雜的模型分布到若干處理器上進(jìn)行并行運(yùn)算，但其高昂的價(jià)格令人望而卻步。上海大學(xué)電驅(qū)動(dòng)中心提出了一種基于FPGA定參數(shù)模型的永磁同步電機(jī)(Permanent Magnet Synchronous Motor，PMSM)及逆變器實(shí)時(shí)仿真模型，步長(zhǎng)為 1 μs，并實(shí)現(xiàn)了 HIL 實(shí)時(shí)仿真試驗(yàn)[4]。他們2010年開發(fā)五相內(nèi)置式PMSM的HIL實(shí)時(shí)仿真平臺(tái)[5]，2011年在PMSM模型中考慮了電機(jī)的電感飽和效應(yīng)，使模型更加逼近真實(shí)[6]。

為實(shí)現(xiàn)異步電機(jī)控制器的性能測(cè)試與控制策略的驗(yàn)證及優(yōu)化，本文在FPGA中嵌入異步電機(jī)與逆變器的實(shí)時(shí)模型，構(gòu)建了異步電機(jī)HIL半實(shí)物實(shí)時(shí)仿真平臺(tái)。

1 異步電機(jī)HIL實(shí)時(shí)仿真平臺(tái)

提出的HIL半實(shí)物實(shí)時(shí)仿真平臺(tái)如圖1所示。FPGA中嵌入逆變器模型與電機(jī)模型，通過相應(yīng)的輸入輸出設(shè)備，連接到真實(shí)的控制器，構(gòu)成一個(gè)閉環(huán)系統(tǒng)。FPGA實(shí)時(shí)運(yùn)行逆變器與電機(jī)模型，相電流通過DAC轉(zhuǎn)換成模擬量后輸入到電機(jī)控制器的模擬I/O口，位置信號(hào)輸入到控制器的數(shù)字I/O口，控制器輸出PWM信號(hào)驅(qū)動(dòng)逆變器實(shí)時(shí)模型，實(shí)現(xiàn)了對(duì)電機(jī)實(shí)時(shí)模型的控制。本系統(tǒng)具有以下特點(diǎn):

(1)虛擬樣機(jī)可以提供相電流、轉(zhuǎn)子角度、旋轉(zhuǎn)變壓器等模擬信號(hào)，最多可以提供5路相電流，模擬信號(hào)經(jīng)過線性光耦與控制器隔離;

(2)虛擬樣機(jī)可提供光編信號(hào)及電機(jī)模型的狀態(tài)輸出信號(hào)，提供故障報(bào)錯(cuò)信息，接收來(lái)自控制器的PWM信號(hào)(多相電機(jī)同樣適用)，數(shù)字信號(hào)與控制器的連接需經(jīng)過磁耦隔離;

(3)開發(fā)基于Visual C++的上位機(jī)串口通信界面，由FPGA片上嵌入式處理器NIOSⅡ配置UART核，UART核通過兩個(gè)外部引腳 TxD和RxD發(fā)送和接收串行數(shù)據(jù)。實(shí)現(xiàn)由PC機(jī)靈活配置電機(jī)參數(shù)，實(shí)時(shí)觀測(cè)各種電機(jī)信號(hào)。

圖1 系統(tǒng)結(jié)構(gòu)框圖

2 三相異步電機(jī)驅(qū)動(dòng)系統(tǒng)數(shù)學(xué)模型

2.1 三相逆變器數(shù)學(xué)模型

逆變器建模采用兩電平電壓源型逆變器為原型，由6個(gè)IGBT和6個(gè)與開關(guān)管反向并接的續(xù)流二極管組成。為了不過多消耗芯片資源和計(jì)算時(shí)間，一般采用簡(jiǎn)單的開關(guān)函數(shù)模型。為了能真實(shí)地仿真死區(qū)效應(yīng)，考慮了功率管IGBT的管壓降Uce、二極管的管壓降Ud及續(xù)流過程。

以圖2所示的單橋臂為例，輸入為PWM驅(qū)動(dòng)信號(hào)，直流側(cè)電壓Udc和相電流ia，輸出為橋臂的端電壓值Uao，即橋臂連接點(diǎn)對(duì)直流側(cè)電源地的電壓。通過ia的流向(圖2所示方向?yàn)檎较?和上下橋臂的開關(guān)狀態(tài)判斷Uao的值，如表1所示，Uao默認(rèn)值為0。

圖2 逆變器單橋臂簡(jiǎn)圖

表1 單橋臂輸出電壓

電機(jī)中點(diǎn)電壓Uno=(Uao+Ubo+Uco)/3，所以三相電壓為

2.2 三相異步電機(jī)數(shù)學(xué)模型

基于建模方便，采用靜止旋轉(zhuǎn)坐標(biāo)系下的αβ軸模型，只需Clark變換，無(wú)需旋轉(zhuǎn)變換，省去了計(jì)算同步旋轉(zhuǎn)角度θ及運(yùn)行實(shí)時(shí)模型時(shí)查詢?nèi)呛瘮?shù)帶來(lái)的資源占用和時(shí)間消耗。αβ軸的數(shù)學(xué)模型為

同樣的，為了減小計(jì)算量，忽略摩擦損耗，運(yùn)動(dòng)方程為

式中:Ls、Lr、Lm——分別為定子自感、轉(zhuǎn)子自感、定轉(zhuǎn)子互感;

Rs、Rr——分別為定子電阻、轉(zhuǎn)子電阻;

p——微分算子;

ωr，np——分別為轉(zhuǎn)子電角速度、極對(duì)數(shù);

Rs，Rr——分別為定子相電阻;

Tr——轉(zhuǎn)子電磁時(shí)間常數(shù)，Tr=Lr/Rr;

J——機(jī)械轉(zhuǎn)動(dòng)慣量;

Te、TL——分別為電磁轉(zhuǎn)矩、負(fù)載轉(zhuǎn)矩。

3 FPGA建模

3.1 逆變器模塊的FPGA建模

異步電機(jī)驅(qū)動(dòng)系統(tǒng)采用Altera公司專用的FPGA開發(fā)軟件QuartusⅡ建模，使用集成化的分層分模塊的設(shè)計(jì)方法，邏輯關(guān)系的處理采用Verilog硬件描述語(yǔ)言設(shè)計(jì)，純運(yùn)算模塊調(diào)用IP內(nèi)核和LPM宏功能模塊，形成直觀的圖形化界面，更易修改和排查錯(cuò)誤。

如圖3所示，整個(gè)逆變器模塊的時(shí)鐘頻率為50 MHz。通過電流方向、PWM信號(hào)查表1，得三相端電壓，再減去中點(diǎn)電壓即得三相相電壓。本模型中沒有考慮上下橋臂同時(shí)導(dǎo)通的短路情況。

圖3 逆變器的FPGA模型

由于中點(diǎn)電壓的計(jì)算是在端電壓計(jì)算之后，為保證兩者信號(hào)同時(shí)進(jìn)入三相相電壓計(jì)算模塊，確保時(shí)序上的同步，需要加入延遲模塊來(lái)延緩端電壓進(jìn)入相電壓計(jì)算模塊，兩者的時(shí)間間隔是3個(gè)時(shí)鐘。因此，相電壓輸出滯后PWM輸入4個(gè)時(shí)鐘，即 80 ns。

3.2 異步電機(jī)模型的FPGA建模

電機(jī)模型在全數(shù)字化運(yùn)算的FPGA中實(shí)現(xiàn)，需要將數(shù)學(xué)模型離散化。式(2)、式(3)表明，電機(jī)是一個(gè)連續(xù)的系統(tǒng)，模型是一組微分方程，可以采用小步長(zhǎng)積分法，如歐拉方法，將異步電機(jī)數(shù)學(xué)模型式(2)、式(3)、式(5)離散化:

3.3 步長(zhǎng)和時(shí)序

如上得到離散的數(shù)學(xué)模型，各離散點(diǎn)之間的時(shí)間間隔就是時(shí)間步長(zhǎng)，步長(zhǎng)越小，越逼近真實(shí)的連續(xù)系統(tǒng)。一般，電機(jī)實(shí)時(shí)模型仿真步長(zhǎng)小于PWM開關(guān)周期的1/10，達(dá)微秒級(jí)。步長(zhǎng)減小受三方面的制約和挑戰(zhàn):系統(tǒng)時(shí)鐘頻率;數(shù)據(jù)位數(shù)，步長(zhǎng)減小，定點(diǎn)數(shù)位數(shù)增加，消耗更多的計(jì)算時(shí)間;從數(shù)值積分角度，步長(zhǎng)越小，截?cái)嗾`差減小，但舍入誤差增加，模型精度反而下降。FPGA的時(shí)鐘頻率為50 MHz，綜合考慮系統(tǒng)速度和硬件耗費(fèi)，模型仿真步長(zhǎng)選取1 μs。

選擇1 μs步長(zhǎng)，模型涉及電流迭代、磁鏈迭代和轉(zhuǎn)速迭代，迭代步長(zhǎng)都是1μs?；贔PGA并行運(yùn)算特性，這三處迭代在同一時(shí)刻觸發(fā)更新，由于電流和磁鏈計(jì)算是同時(shí)的，而轉(zhuǎn)速的計(jì)算依靠電流與磁鏈，造成轉(zhuǎn)速的更新落后于電流(磁鏈)更新的一個(gè)仿真步長(zhǎng)。轉(zhuǎn)速是電機(jī)的機(jī)械部分，機(jī)械時(shí)間常數(shù)遠(yuǎn)大于電氣時(shí)間常數(shù)，所以滯后對(duì)模型精度影響不大(見圖4)。

圖4 定子電流、定子磁鏈、轉(zhuǎn)速迭代時(shí)序

整個(gè)虛擬異步電機(jī)系統(tǒng)的時(shí)序消耗如圖5所示，圖中標(biāo)出的是每個(gè)模塊的最長(zhǎng)延時(shí)路徑。考慮電流坐標(biāo)變換后FPGA模型計(jì)算總延時(shí)為1.06 μs，D/A 轉(zhuǎn)換和光耦延時(shí)為 0.26 μs，從而半實(shí)物電機(jī)系統(tǒng)從PWM采樣到相應(yīng)的模擬相電流輸出所經(jīng)過的延時(shí)累計(jì)為1.32 μs。從圖中還可知，數(shù)據(jù)流穩(wěn)定時(shí)刻離電流迭代更新時(shí)刻還有760 ns時(shí)間余量，因此模型還有可順序擴(kuò)展的余地。轉(zhuǎn)速信號(hào)輸出延時(shí)為2 μs，均為微秒級(jí)，是PWM控制周期(5～10 kHz)的幾十分之一，對(duì)控制系統(tǒng)的影響甚微。

圖5 半實(shí)物電機(jī)系統(tǒng)輸入輸出路徑延時(shí)圖

4 試驗(yàn)結(jié)果

4.1 控制算法

矢量控制是目前感應(yīng)電機(jī)高性能控制的主要方法，按轉(zhuǎn)子磁場(chǎng)定向的矢量控制系統(tǒng)則受到更多的重視，因?yàn)槠湓诖沛溑c轉(zhuǎn)矩解耦控制方案上有更容易的實(shí)現(xiàn)形式。因此本文選擇磁鏈開環(huán)轉(zhuǎn)差型矢量控制——間接定向控制。

圖6是整個(gè)控制系統(tǒng)的結(jié)構(gòu)框圖，這種控制方法實(shí)現(xiàn)簡(jiǎn)單，適合于礦用電機(jī)這種對(duì)調(diào)速范圍以及轉(zhuǎn)速動(dòng)態(tài)響應(yīng)要求不高的場(chǎng)合。

圖6 矢量控制系統(tǒng)仿真框圖

4.2 HIL 仿真結(jié)果

試驗(yàn)所用電機(jī)參數(shù)如表2所示。

表2 試驗(yàn)用3 kW感應(yīng)電機(jī)參數(shù)

自行研發(fā)HIL半實(shí)物仿真平臺(tái)由FPGA最小系統(tǒng)、電機(jī)控制器以及進(jìn)行信號(hào)交換的數(shù)字和模擬輸入輸出接口組成。

在HIL試驗(yàn)環(huán)境下，分別給相應(yīng)指令，得到電機(jī)起動(dòng)、減速、加載這些動(dòng)態(tài)過程中的電流、電磁轉(zhuǎn)矩和轉(zhuǎn)速波形，如圖7～圖9所示。

圖7 空載起動(dòng)至1 000 r/min過程中電磁轉(zhuǎn)矩、轉(zhuǎn)速及A相電流變化曲線

圖7 中，t1時(shí)刻階躍給定轉(zhuǎn)速1 000 r/min，t2時(shí)刻轉(zhuǎn)速達(dá)到穩(wěn)定。圖8中電機(jī)原本運(yùn)行在2 000 r/min穩(wěn)態(tài)時(shí)，t5時(shí)刻給定800 r/min的指令，t5～t6轉(zhuǎn)速?gòu)? 000 r/min下降到800 r/min。圖9為電機(jī)1 500 r/min空載運(yùn)行時(shí)，t1時(shí)刻突加20 N·m的負(fù)載轉(zhuǎn)矩，轉(zhuǎn)速開始下降，經(jīng)調(diào)節(jié)器調(diào)節(jié)后到t3時(shí)刻轉(zhuǎn)速基本回到原速，系統(tǒng)穩(wěn)定。

圖8 轉(zhuǎn)速由2 000 r/min降至800 r/min過程中A相電流，轉(zhuǎn)速及電磁轉(zhuǎn)矩變化曲線

圖9 突加轉(zhuǎn)矩過程中的A相電流，電磁轉(zhuǎn)矩及轉(zhuǎn)速的HIL變化曲線比較

在HIL平臺(tái)上對(duì)虛擬異步電機(jī)系統(tǒng)進(jìn)行穩(wěn)態(tài)試驗(yàn)。圖10顯示空載轉(zhuǎn)速1 000 r/min時(shí)相電壓uan和線電壓uab波形。Clark變換采用等幅值變換，uan幅值為udc的2/3，uab幅值則與udc相等。

圖10 空載轉(zhuǎn)速1 000 r/min時(shí)的電壓波形

圖11 為轉(zhuǎn)速500 r/min加25%負(fù)載(約4.7 N·m)時(shí)的電流波形，對(duì)比全實(shí)物平臺(tái)的電流幅值為 5.33 A，HIL平臺(tái)的為 5.28 A，兩者差0.9%。可見，無(wú)論是波形的形狀還是幅值，HIL平臺(tái)均具有較高的準(zhǔn)確性與可信度。相比純數(shù)字仿真，HIL平臺(tái)更逼近真實(shí)情況。

圖11 轉(zhuǎn)速500 r/min加25%負(fù)載時(shí)的電流波形

5 結(jié)語(yǔ)

提出一種異步電機(jī)驅(qū)動(dòng)系統(tǒng)的HIL實(shí)時(shí)仿真測(cè)試技術(shù)，在FPGA中建立虛擬異步電機(jī)系統(tǒng)，整個(gè)系統(tǒng)仿真步長(zhǎng)只有1 μs，并連接真實(shí)控制器，完成了矢量控制試驗(yàn)測(cè)試。HIL平臺(tái)與全實(shí)物平臺(tái)的電流平均穩(wěn)態(tài)誤差約為1%，證明了該半實(shí)物仿真平臺(tái)的正確性與可行性。HIL仿真技術(shù)可以有效縮短研發(fā)周期和降低研發(fā)成本，在產(chǎn)品測(cè)試性能領(lǐng)域有很好的應(yīng)用前景。

[1]陳源龍，李東，馬培軍.基于HLA半實(shí)物仿真平臺(tái)體系結(jié)構(gòu)的設(shè)計(jì)及實(shí)時(shí)性改進(jìn)[J].南京航空航天大學(xué)學(xué)報(bào)，2010，42(4):531-536.

[2]盧子廣，柴建云，王祥琦.電力驅(qū)動(dòng)系統(tǒng)實(shí)時(shí)控制虛擬實(shí)驗(yàn)平臺(tái)[J].電機(jī)工程學(xué)報(bào)，2003，23(4):119-123.

[3 ]DUFOUR C，LAPOINTE V，BELANGER J，et al.Closed-loop control of virtual FPGA-coded permanent magnet synchronous motor drives using a rapidly prototyed controller[J].13th PEMC，2008(9):1077-1083.

[4]黃蘇融，史奇元，劉暢.基于現(xiàn)場(chǎng)可編程門陣列永磁同步電機(jī)模型的硬件在環(huán)實(shí)時(shí)仿真測(cè)試技術(shù)[J].電機(jī)與控制應(yīng)用，2010，37(9):32-37.

[5]黃蘇融，劉暢，高瑾.五相內(nèi)置式永磁同步電機(jī)硬件在環(huán)實(shí)時(shí)仿真平臺(tái)的實(shí)現(xiàn)[J].電機(jī)與控制應(yīng)用，2011，38(10):20-25.

[6]黃蘇融，朱培駿，高瑾.基于數(shù)字化虛擬電機(jī)硬件在環(huán)實(shí)時(shí)仿真測(cè)試[J].電機(jī)與控制應(yīng)用，2012，39(7):20-25.