多用戶數(shù)傳下RS+CC級(jí)聯(lián)碼應(yīng)用

劉 博， 朱 江

(國(guó)防科學(xué)技術(shù)大學(xué)，湖南 長(zhǎng)沙 410073)

0 引言

RS+CC級(jí)聯(lián)碼因其具有較低的噪聲門限、良好的誤碼特性，被廣泛應(yīng)用于星載交換系統(tǒng)中，其中歐洲的DVB-S系統(tǒng)就采用了RS+CC級(jí)聯(lián)碼的編碼方案。目前，基于RS+CC級(jí)聯(lián)碼原理，已經(jīng)實(shí)現(xiàn)成硬件編譯碼電路[1-2]，其中Xilinx公司已經(jīng)設(shè)計(jì)出相關(guān)的IP-Core，為系統(tǒng)設(shè)計(jì)提供了便利。為實(shí)現(xiàn)多用戶解調(diào)[3-4]，星載交換系統(tǒng)通常采用FDMA或TDMA傳輸體制，因卷積碼本身的記憶特性，RS+CC編譯碼器不能像分組碼那樣直接復(fù)用，通常需要進(jìn)行并行編譯碼。隨用戶數(shù)增多，硬件規(guī)模將變得十分龐大，以至于難以在星載交換機(jī)上實(shí)現(xiàn)。文中經(jīng)過(guò)比較分析，基于TDMA體制提出通過(guò)設(shè)計(jì)用戶幀結(jié)構(gòu)，使得卷積編碼器在一定輸出一定長(zhǎng)度數(shù)據(jù)流后迫零，消除卷積碼編碼器的記憶，從而在發(fā)射端、接收端只需分別使用一個(gè)RS+CC級(jí)聯(lián)碼高速編碼器、高速譯碼器就能處理多路低速數(shù)據(jù)流。第二節(jié)分別對(duì)傳統(tǒng)實(shí)現(xiàn)方法和該文提出的實(shí)現(xiàn)方法進(jìn)行了硬件規(guī)模、存儲(chǔ)空間資源需求進(jìn)行了分析；第三節(jié)針對(duì)該文提出的實(shí)現(xiàn)方法進(jìn)行了軟件仿真驗(yàn)證，驗(yàn)證了方法的正確性；第四節(jié)給出相應(yīng)的結(jié)論。

1 RS+交織+CC級(jí)聯(lián)碼原理及實(shí)現(xiàn)

星載寬帶變速率調(diào)制解調(diào)器要求實(shí)現(xiàn)基于歐洲空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)(CCSDS,The Consultative Committee for Space Data Systems)提出的標(biāo)準(zhǔn)中的 RS (223,255)碼+交織+(2,1,7)卷積碼和RS (223,255)碼+交織+3/4卷積碼。其中，3/4卷積碼通過(guò)(2,1,7)卷積碼刪余得到。文中重點(diǎn)討論 RS(223,255)碼+交織+(2,1,7)卷積碼的實(shí)現(xiàn)。

根據(jù)CCSDS標(biāo)準(zhǔn)，選擇：RS (223,255)碼、交織深度為5的分塊符號(hào)交織、(2,1,7)卷積碼。同時(shí)，設(shè)計(jì)考慮兼容標(biāo)準(zhǔn)給出的3/4卷積碼。

為了消除卷積碼記憶性帶來(lái)的影響，基于Xilinx FPGA有3種解決方案：①用戶間采用并行編譯碼；②配置卷積碼譯碼器IP-Core為多通道譯碼模式；③設(shè)計(jì)用戶幀結(jié)構(gòu)，使其能夠滿足使用單個(gè)高速編譯碼器處理多路并行數(shù)據(jù)流的要求。下面對(duì)3種方案進(jìn)行硬件規(guī)模、傳輸效率進(jìn)行分析。

1.1 實(shí)現(xiàn)方案分析

目前，Xilinx公司設(shè)計(jì)出了RS編碼器、RS譯碼器、卷積編碼器、卷積譯碼器(支持最多 32通道譯碼，可以根據(jù)數(shù)據(jù)速率選擇串行、并行結(jié)構(gòu)) 的IP-Core[5-8]。

以用戶數(shù) N=4為例，基于 Xinlinx提供的IP-Core，參照數(shù)據(jù)手冊(cè)給出的實(shí)現(xiàn)結(jié)果。針對(duì)硬件資源占用最大的RS編碼器、RS譯碼器、卷積碼譯碼器以及存儲(chǔ)空間資源需求進(jìn)行分析、討論。其中：RS編碼器、RS譯碼器、卷積譯碼器的實(shí)現(xiàn)均基于XC6VLX130T。傳輸效率的討論忽略同步頭。

1.1.1 基于全并行編譯碼

該方案中，卷積譯碼器不需要采用高速實(shí)現(xiàn)。因此，基于串行結(jié)構(gòu)分析，忽略額外存儲(chǔ)空間。該方案?jìng)鬏斝蕿椋?23/510=43.7%?？傮w硬件規(guī)模[5-8]如表1所示。

表1 四用戶全并行實(shí)現(xiàn)的硬件規(guī)模

不難分析到，因采用了全并行編譯碼的實(shí)現(xiàn)結(jié)構(gòu)。當(dāng)用戶數(shù)量增多時(shí)，硬件規(guī)模線性增長(zhǎng)，將變得十分龐大。如果串行實(shí)現(xiàn)的卷積譯碼器無(wú)法滿足處理要求，則必須采用并行實(shí)現(xiàn)的卷積譯碼器，硬件規(guī)模更加龐大。這對(duì)于星載交換系統(tǒng)來(lái)說(shuō)，是難以實(shí)現(xiàn)的。

1.1.2 基于卷積譯碼器IP-Core的多通道譯碼模式

該方案基于單路高速編譯碼器處理多路低速數(shù)據(jù)流的思想，利用Xilinx提供的卷積譯碼器IP-Core本身具備的多通道譯碼功能，最大可以完成32用戶的譯碼。RS編譯碼器的IP-Core本身可以實(shí)現(xiàn)高速編譯碼，通過(guò)TDM方式可以實(shí)現(xiàn)多路低速編譯碼。這樣，不需要對(duì)幀結(jié)構(gòu)進(jìn)行設(shè)計(jì)。根據(jù)數(shù)據(jù)手冊(cè)給出的輸入輸出時(shí)序，需要在卷積譯碼器輸入端、卷積譯碼器輸出端、解交織輸出端加入緩存，因此硬件規(guī)模[5-9]如表2所示。

表2 采用卷積譯碼器多通道譯碼模式方案的硬件規(guī)模

其中，額外需要緩存空間：21675字節(jié)。該方案?jìng)鬏斝蕿椋?23/510=43.7%。隨用戶數(shù)增加，硬件規(guī)模會(huì)有一定增長(zhǎng)。存儲(chǔ)空間的需求將線性增長(zhǎng)，存儲(chǔ)空間需求將變得十分龐大。也難以實(shí)現(xiàn)在星載交換系統(tǒng)中。

1.1.3 基于幀結(jié)構(gòu)設(shè)計(jì)

采用TDMA方式，即每個(gè)時(shí)隙發(fā)送/接收一個(gè)用戶超幀。用戶與用戶之間應(yīng)當(dāng)沒(méi)有相互干擾，因此，在用戶完成卷積編碼后需要對(duì)編碼器迫零。進(jìn)行卷積編碼前，數(shù)據(jù)幀結(jié)構(gòu)應(yīng)當(dāng)滿足以下要求：

1）在上一個(gè)用戶完成卷積編碼后，卷積編碼器應(yīng)當(dāng)回到初始狀態(tài)(假定為全零)。即，卷積編碼器需要迫零。

2）單個(gè)用戶幀結(jié)構(gòu)應(yīng)當(dāng)滿足交織器的要求。即，卷積編碼前，每個(gè)用戶幀應(yīng)當(dāng)包含5或者5的倍數(shù)個(gè)RS碼字。

3）考慮到設(shè)計(jì)的幀結(jié)構(gòu)需要同時(shí)適應(yīng)1/2、3/4卷積碼編碼體制，迫零長(zhǎng)度應(yīng)當(dāng)為3的倍數(shù)。

4）便于處理電路的硬件實(shí)現(xiàn)。

基于以上4點(diǎn)，不考慮同步頭。4路用戶發(fā)送的數(shù)據(jù)合路為單路高速數(shù)據(jù)流后，結(jié)構(gòu)應(yīng)當(dāng)如圖 1所示。

圖1 四路低速數(shù)據(jù)流合路以后的幀結(jié)構(gòu)

對(duì)于單個(gè)用戶，進(jìn)入卷積編碼器以前的數(shù)據(jù)幀結(jié)構(gòu)如圖2所示。

圖2 進(jìn)入卷積編碼器前的幀結(jié)構(gòu)

根據(jù)上述分析，在卷積編碼之前，需要在數(shù)據(jù)末尾增補(bǔ)3字節(jié)全零尾碼。因此在卷積編碼之前(用于增補(bǔ)全零尾碼)、解交織之前、解交織之后需要加入緩存。這里 RS編譯碼器、卷積譯碼器需要高速實(shí)現(xiàn)，其中RS編譯碼器IP-Core本身可以達(dá)到高速處理的要求，硬件規(guī)模[5-9]如表3所示。

表3 單個(gè)高速編譯碼器處理多路低速數(shù)據(jù)流方案的硬件規(guī)模

緩存空間需求：3831 Byte。該方案?jìng)鬏斝蕿椋?3.6%。只要用戶傳輸速率滿足要求，硬件規(guī)模、存儲(chǔ)空間的需求均不會(huì)有顯著的增大。能夠滿足星載交換系統(tǒng)的應(yīng)用要求。發(fā)射、接收兩端硬件實(shí)現(xiàn)框圖(未畫(huà)出緩存)如圖3所示。

圖3 發(fā)射端硬件實(shí)現(xiàn)框

總控模塊主要完成以下功能：①控制選通開(kāi)關(guān)選擇1～4號(hào)用戶的數(shù)據(jù)，并根據(jù)選通的用戶控制產(chǎn)生不同的同步序列；②在用戶切換期間，關(guān)斷之后的各模塊，切換完成打開(kāi)各模塊；③接收交織、尾碼增補(bǔ)、加同步頭模塊的發(fā)出的指示信號(hào)，并發(fā)出相應(yīng)的控制信號(hào)。同步頭采用具有強(qiáng)相關(guān)特性的序列，用戶間使用長(zhǎng)度相同、互不相關(guān)的同步序列，以便于接收端進(jìn)行用戶識(shí)別，如圖4所示。

圖4 接收端硬件實(shí)現(xiàn)框

總控模塊主要完成以下功能：①根據(jù)幀同步模塊的結(jié)果識(shí)別對(duì)應(yīng)的用戶，并控制選通開(kāi)關(guān)，選擇1～4號(hào)用戶的數(shù)據(jù)；②接收交織、尾碼增補(bǔ)、加同步頭模塊的發(fā)出的指示信號(hào)，并發(fā)出相應(yīng)的控制信號(hào)；③根據(jù)幀同步模塊發(fā)出的指示信號(hào)，控制其余各模塊的通斷。

2 性能仿真

以 4用戶、1/2卷積碼為例，映射方式選用BPSK；基于MATLAB搭建仿真平臺(tái)。仿真至10-3誤碼率。假設(shè)信道為AWGN信道。分別記錄相同比特信噪比下，每個(gè)用戶的輸出誤碼率。做出誤碼曲線如圖5所示，可以有效地對(duì)多用戶信號(hào)進(jìn)行譯碼接收。

圖5 性能仿真

現(xiàn)將前述3種實(shí)現(xiàn)方案性能做以下對(duì)比如表4所示。

表4 3種方案性能對(duì)比

3 結(jié)語(yǔ)

RS+CC級(jí)聯(lián)碼因其較低的噪聲門限和良好的誤碼特性[9-12]，被廣泛應(yīng)用于星載交換系統(tǒng)中。星載交換系統(tǒng)多采用FDMA、TDMA兩種體制，通常與之對(duì)應(yīng)的 RS+CC級(jí)聯(lián)碼需要采用全并行編譯碼或要求卷積譯碼器具有多通道譯碼功能。以上兩種處理方法隨著用戶數(shù)的增多，硬件規(guī)模、存儲(chǔ)空間需求將變得十分龐大。這一缺點(diǎn)使得以上兩種方案難以星上實(shí)現(xiàn)。文中通過(guò)硬件資源分析、軟件仿真驗(yàn)證，提出通過(guò)對(duì)用戶數(shù)據(jù)幀結(jié)構(gòu)的設(shè)計(jì)，使卷積編碼器迫零，進(jìn)而能夠使用單個(gè)高速編譯碼器處理多路低速數(shù)據(jù)流的設(shè)計(jì)方案。經(jīng)分析比較，當(dāng)用戶數(shù)為4時(shí)，該方案硬件規(guī)模約為傳統(tǒng)全并行編譯碼方案的25%，也略小于采用多通道卷積譯碼器的方案；傳統(tǒng)的兩套方案其硬件規(guī)模會(huì)隨用戶數(shù)的增多而增大，而文中提出的方案，只要用戶數(shù)據(jù)速率總和在編譯碼器的處理速率范圍內(nèi)，硬件規(guī)模幾乎不會(huì)增長(zhǎng)；且存儲(chǔ)器空間需求適中，明顯小于采用多通道卷積譯碼器的方案。較兩種傳統(tǒng)方案，文中提出的方案幾乎沒(méi)有傳輸效率的損失。綜合以上分析，文中提出的方案硬件規(guī)模小、存儲(chǔ)空間資源需求適中，只要用戶數(shù)據(jù)速率總和在編譯碼器的處理速率范圍內(nèi)，硬件規(guī)模幾乎不會(huì)增長(zhǎng)，且相比傳統(tǒng)實(shí)現(xiàn)方案幾乎沒(méi)有傳輸效率的損失。最適合星上的系統(tǒng)實(shí)現(xiàn)。

[1]鄧宏貴,黎輝勇,李志堅(jiān).RS+交織+卷積碼級(jí)聯(lián)糾錯(cuò)的FPGA實(shí)現(xiàn)[J].信息與控制,2007,36(06):772-776.

[2]龍昭華,王國(guó)鋒,雷維嘉.RS-CC的級(jí)聯(lián)編碼設(shè)計(jì)及其嵌入式 FPGA實(shí)現(xiàn)[J].計(jì)算機(jī)工程與設(shè)計(jì),2009,30(23):5369-5375.

[3](University of Toledo) KWATRA C S,JAMALI M M.High Speed Hardware Development For FDMA/TDM System[EB/OL].(1992-01-27)[2012-12-24].www.adsabs.har vard.edu.

[4](NASA) IVANCIC D W,BUDINGER J M,STAPIES J E,et al.Multichannel Demultiplexer/ Demodulator Technologies For Future Satelitte Communication Systems[EB/OL].(1992-05-18)[2012-12-24].www.ntrs.nasa.gov.

[5](Xilinx)Xilinx.LogiCORE? IP Reed-Solomon Encoder v7.1[EB/OL].(2010-07-23)[2012-12-24].www.xilinx.com.

[6](Xilinx)Xilinx.Convolution Encoder v7.0 [EB/OL].(2009-06-24)[2012-12-24].www.xilinx.com.

[7](Xilinx)Xilinx.Viterbi Decoder v7.0 [EB/OL].(2010-06-24)[2012-12-24].www.xilinx.com.

[8](Xilinx)Xilinx.LogiCORE? IP Reed-Solomon Decoder v7.1[EB/OL].(2010-07-23)[2012-12-24].www.xilinx.com.

[9]CCSDS.TM Synchronization And Channel Coding[S].CCSDS 131.0-P-1.1, Washington DC:CCSDS, 2009:88.

[10]SHU Lin.差錯(cuò)控制編碼[M].晏堅(jiān)譯.北京:機(jī)械工業(yè)出版社,2007:502.

[11]王忠華,王篤文,吳兵.基于深空通信的級(jí)聯(lián)碼譯碼器實(shí)現(xiàn)[J].通信技術(shù),2011,44(11):32-34.

[12]張威,徐熙宗,張克,等.RS級(jí)聯(lián)編碼在短波通信與衛(wèi)星通信信道的仿真分析[J].通信技術(shù),2009,42(02):27-29.