片上軟硬件劃分的分析辦法

湛景

摘 要：為了更好地研究片上系統(tǒng)，本文旨在尋找設(shè)計(jì)空間，這一步旨在提供一種度量，來指導(dǎo)設(shè)計(jì)員和綜合工具的有效應(yīng)用的結(jié)構(gòu)。此分析是基于合成和仿真結(jié)構(gòu)，來估計(jì)執(zhí)行和片上軟硬件切換的開銷。目標(biāo)結(jié)構(gòu)是在一個(gè)cycloneIIFPGA器件上實(shí)現(xiàn)的。實(shí)驗(yàn)中，我們使用虹膜識(shí)別算法，結(jié)構(gòu)顯示了一種評(píng)價(jià)片上系統(tǒng)設(shè)計(jì)質(zhì)量的開銷方案。

關(guān)鍵詞：評(píng)價(jià)量度；開銷；重配置計(jì)量生物學(xué)；虹膜；FPGA；空間探尋

1 介紹

隨著安全性越來越受到重視，在過去的十幾年中，基于生物計(jì)量方式的個(gè)人識(shí)別技術(shù)受到了越來越多的關(guān)注。虹膜識(shí)別技術(shù)是一種生物計(jì)量識(shí)別方式，成為了研究和實(shí)際應(yīng)用中越來越活躍的主題。虹膜識(shí)別通過分析一個(gè)人的虹膜的顯著特征來識(shí)別一個(gè)人，典型的虹膜識(shí)別系統(tǒng)包括虹膜獲取，虹膜偵測(cè)，獲取特征和對(duì)比。嵌入式系統(tǒng)由快速設(shè)計(jì)方法的需求驅(qū)動(dòng)，這種方法保證了考慮到能耗，空間和實(shí)時(shí)的限制等方面的執(zhí)行。這個(gè)事實(shí)導(dǎo)致我們?cè)絹碓蕉嗟厥褂霉ぞ?，這種工具能快速地設(shè)置工具選擇，容量，I/O存儲(chǔ)器，并行處理單元，硬件選擇等參數(shù)。所以在一些設(shè)計(jì)空間中我探索策略，第一步驟包含一個(gè)以矩陣為基礎(chǔ)的分析，可以再?zèng)]有任何結(jié)構(gòu)指令的情況下快速執(zhí)行，結(jié)構(gòu)可以用來執(zhí)行目標(biāo)結(jié)構(gòu)，來執(zhí)行一個(gè)估計(jì)量的集合。度量的目標(biāo)是強(qiáng)調(diào)合適的結(jié)構(gòu)，這種結(jié)構(gòu)適合于給定的功能或任務(wù)。在實(shí)驗(yàn)中，我們觀眾虹膜認(rèn)知算法，來展示集成方法的效率，并與不同結(jié)構(gòu)的執(zhí)行相比較。此篇論文也是以此組織的。第二部分描述了虹膜認(rèn)知算法的概況。第三部分展示了基于估計(jì)模型執(zhí)行的分析。第四部分給出了提出的分析實(shí)驗(yàn)的例子，最后的第五部分證明了我們的結(jié)論。

2 概括：生物計(jì)量學(xué)認(rèn)知算法

虹膜生物計(jì)量認(rèn)知算法由虹膜定位、特征抽取和比較三步組成。虹膜定位的部分使用循環(huán)hough變形法來查看虹膜和瞳孔的輪廓。特征抽取部分基于Gabor階段調(diào)制和漢明碼距離用來比較的部分。這種技術(shù)相對(duì)成熟，并且顯示了一些可執(zhí)行性。一句錯(cuò)誤接受率（FAR）和錯(cuò)誤拒絕率（FRR）.圖一展示了提出的算法的概況。本片論文中的虹膜圖像來自于國家標(biāo)準(zhǔn)和技術(shù)研究所（NIST）。本次研究中用到的虹膜圖像的數(shù)據(jù)庫是虹膜挑戰(zhàn)評(píng)估2005的數(shù)據(jù)庫。這個(gè)紅魔數(shù)據(jù)庫由總數(shù)為2953個(gè)虹膜圖像組成，收集來自132個(gè)科目。在這些圖像中，1425收集自124個(gè)人的右眼，1528個(gè)是左眼，來自120個(gè)人。這些圖片都來自視頻圖形矩陣的分析，480排640列，8位的灰度解析。ROC曲線的標(biāo)會(huì)用來評(píng)價(jià)識(shí)別系統(tǒng)的執(zhí)行。這個(gè)曲線顯示了FAR和FRR的價(jià)值。我們標(biāo)識(shí)了一個(gè)認(rèn)知算法，平等的錯(cuò)誤率（EER）指示了這個(gè)認(rèn)知算法的執(zhí)行。它指出了錯(cuò)誤匹配率和錯(cuò)誤不匹配率是相等的。我們得到了錯(cuò)誤率等于7.04%。

3 Tagart技術(shù)

將嵌入式應(yīng)用軟硬件劃分已經(jīng)研究了多年。軟件部分經(jīng)常在嵌入式編程處理器上運(yùn)行，當(dāng)硬件部分作為協(xié)同處理器或加速器實(shí)施。然后我們將硬件和軟件部分集成，并使之有接口。最后，我們?cè)贔PGA中執(zhí)行整個(gè)算法。圖三中闡述設(shè)計(jì)的流動(dòng)，設(shè)計(jì)中的一個(gè)目標(biāo)是片上系統(tǒng)軟硬件劃分來保證集成系統(tǒng)用最小的花費(fèi)滿足實(shí)施需求，當(dāng)它有一個(gè)實(shí)時(shí)的限制。假定目標(biāo)結(jié)構(gòu)是已知的。這種結(jié)構(gòu)作為一個(gè)平臺(tái)，這個(gè)平臺(tái)在一個(gè)混合的軟硬件劃分系統(tǒng)中被映射，三種組件組成了它：軟件組件、硬件組件和通信組件。旋風(fēng)IIFPGA板子由目標(biāo)技術(shù)提出來執(zhí)行片上系統(tǒng)軟硬件劃分。對(duì)于我們的例子，我們有三個(gè)結(jié)構(gòu)。我們使用NIOSII處理器作為軟件部分。第一個(gè)設(shè)計(jì)只是軟件。加速硬件用來做第二個(gè)設(shè)計(jì)，最終我們使用兩個(gè)加速器來做第三個(gè)設(shè)計(jì)。軟件和硬件中的通信模塊使用芯片總線上的AVALON。我們采用捕鳥（fowling）結(jié)構(gòu)，它創(chuàng)建了一個(gè)處理器的核，一種芯片總線的標(biāo)準(zhǔn)，特定的存儲(chǔ)器模塊。

4 度量的計(jì)算

4.1 開銷功能

開銷，執(zhí)行，區(qū)域，存儲(chǔ)器尺寸，例如可以使用一個(gè)設(shè)計(jì)的度量來定義一個(gè)好的片上系統(tǒng)軟硬件劃分的執(zhí)行。

在這個(gè)工作中，執(zhí)行（計(jì)算時(shí)間限制），LUT的數(shù)量和存儲(chǔ)器的尺寸，功耗和可觀的開銷功能，持續(xù)的K1，K2，K3和K4也是被認(rèn)為是有真實(shí)類型的開銷功能，這種在花費(fèi)開銷的三種因素之間的關(guān)系是由設(shè)計(jì)者來完成的。

K1代表了實(shí)時(shí)顯示值：我們提議我們可以有640*48像素和255灰度（K1=2714005s-1）

K2代表了一個(gè)FPGA中LUT的數(shù)字的限制的設(shè)施，在我們的例子中，我們使用了旋風(fēng)IIFPGA板子（K2=1/33216門-1）

K3代表了存儲(chǔ)器尺寸的限制，在我們的例子中NIOSII支持一個(gè)8Mb SDRAM（K3=1、8192ko-1）

K4代表了一個(gè)功耗的限制，在我們的例子中功耗的最大值是3 watt（K4=1/3w-1）

4.2 比例1 FT 度量

比例1：FT定義如下：

這個(gè)報(bào)告是一個(gè)FPGA板子的頻率和存儲(chǔ)器尺寸之間的除法。FPGA的板子是固定的因?yàn)槲覀兪褂孟嗤陌遄?，存?chǔ)器尺寸依資源的使用而定。板子的頻率在27MHZ和50MHZ之間，在我們的工作中，我們使用50HZ，這個(gè)比例的變化依分母而定。

4.3 比例2 MT度量

比例2：MT定義如下：

這個(gè)報(bào)告是一個(gè)功耗和執(zhí)行時(shí)間之間的除法，這個(gè)報(bào)告很大當(dāng)執(zhí)行時(shí)間和功耗減少。它的優(yōu)勢(shì)是減少比例來擁有一個(gè)有效的結(jié)構(gòu)。

5 結(jié)論

在這片論文中，我們展示了一地個(gè)設(shè)計(jì)步驟，是片上系統(tǒng)執(zhí)行的空間探索。這一步驟提供了一個(gè)典型的應(yīng)用，這個(gè)應(yīng)用基于度量的分析。我們的應(yīng)用是虹膜認(rèn)知算法。三個(gè)設(shè)計(jì)結(jié)構(gòu)通過比較來執(zhí)行和分析，我們提出評(píng)估執(zhí)行、LUT的數(shù)量、內(nèi)存尺寸、功耗、執(zhí)行時(shí)間和片上系統(tǒng)的軟硬件劃分的開銷功能，這是基于NIOSII處理器的。它們?cè)试S給予一個(gè)開銷的想法好讓設(shè)計(jì)者評(píng)估他的片上系統(tǒng)設(shè)計(jì)的質(zhì)量。我們指出使用一個(gè)加速器比使用兩個(gè)加速器還要貴。這個(gè)分析可以應(yīng)用于多處理器片上系統(tǒng)的軟硬件劃分和很多加速器，而且，我們被四種類型的限制圈住了。對(duì)于嵌入式系統(tǒng)，我們可以增加設(shè)計(jì)時(shí)間限制。在這種情況下，一種自動(dòng)的劃分肯定會(huì)發(fā)展出來的。

參考文獻(xiàn)

[1] Aoudni Yassine ，Abid M， Gogniat ，PhillippeJ " custom Instruction Integration M hod witnin Reconfigurable SOC and FPGA Devices"IEEE ICM， Dhahran Arabie Saudite December 2006.

[2] J. G. Daugman. Biometric personal identification system based on iris analysis. U.S.Patents No；5，291，5，560，1994..

[3] M. Lopez， J. Daugman ，E. Canto' "Hardware recognition algorithm" -software co-design of an iris"， Information Security， IET March 2011.

[4] Liu-Jimenez， J.； Sanchez-Reillo， R.； Miguel-Hurtado， O.； " IMPROVING SECURITY IN ID TOKENS THROUGH HW/SW CO-DESIGN " Security Technology （ICCST）， 2010 IEEE International Carnahan Conference on Spain ，December 2010.

[5] ZHOU Hu-Lin， XIE Mei "Iris Biometic Processor Enhanced Module FPGA-based Design" 2010 SecondInternational Conference on Computer Modeling and Simulation.