一種電壓基準(zhǔn)高精度雙向修調(diào)電路的設(shè)計(jì)

黃 沖，歐 健，袁 政，薛超耀

(西安電子科技大學(xué)電子工程學(xué)院，陜西西安 710071)

隨著集成電路的發(fā)展，電壓基準(zhǔn)在模擬電路或數(shù)字電路中成為不可或缺的一部分，電壓基準(zhǔn)的精度直接影響數(shù)據(jù)采集系統(tǒng)的準(zhǔn)確性，影響LDO，DC-DC轉(zhuǎn)換器的輸出電壓。在集成電路的制造過程中因?yàn)榄h(huán)境、溫度、電壓、工藝角的變化會導(dǎo)致基準(zhǔn)電壓發(fā)生偏移，直接影響系統(tǒng)的精度。基準(zhǔn)電壓的精度不準(zhǔn)確，直接影響產(chǎn)品的成品率和產(chǎn)品的利潤、市場占有率。因此，發(fā)展基準(zhǔn)電路的修調(diào)技術(shù)，用于提高電壓基準(zhǔn)的精度。傳統(tǒng)的修調(diào)方法是用電阻進(jìn)行修調(diào)，但在雙向修調(diào)過程中會引起一定的誤差，而且會影響基準(zhǔn)電壓的溫度特性。文中提出了一種新的雙向基準(zhǔn)修調(diào)方法，在雙向修調(diào)的過程中實(shí)現(xiàn)高精度的電壓基準(zhǔn)的修調(diào)。

1 傳統(tǒng)的基準(zhǔn)架構(gòu)及修調(diào)方法

在現(xiàn)行模擬或數(shù)?；旌想娐分?，通常采用帶隙電壓基準(zhǔn)電路實(shí)現(xiàn)電壓基準(zhǔn)電路，基于這一原理的帶隙基準(zhǔn)有多種，圖1為典型的CMOS工藝帶隙基準(zhǔn)電路的核心結(jié)構(gòu)［1］。帶隙基準(zhǔn)的工作原理是根據(jù)硅材料的帶隙電壓與電壓和溫度無關(guān)的特性，利用正溫度系數(shù)的電壓ΔVBE與負(fù)溫度系數(shù)的電壓VBE相加得到一個低溫漂、高精度的基準(zhǔn)電壓。

如圖1所示，Q1和Q2是襯底PNP實(shí)現(xiàn)的三極管。負(fù)溫度系數(shù)的電壓VBE由Q1和Q2發(fā)射極提供;兩個晶體管VBE之間的差值產(chǎn)生ΔVBE產(chǎn)生，電阻網(wǎng)絡(luò)將 ΔVBE放大K倍;最后將兩個電壓相加，使兩個相反溫度系數(shù)的電壓的溫漂相互抵消［2］，因此可以得到在某個溫度下為零溫度系數(shù)的電壓基準(zhǔn)。對這種典型帶隙基準(zhǔn)電路，一般的精度調(diào)節(jié)方法是用trimming電阻，如圖2所示，對熔絲VT1+-VT5+進(jìn)行fuse，可以對電壓基準(zhǔn)進(jìn)行向上修調(diào)，對熔絲VT6進(jìn)行fuse，則可以對基準(zhǔn)電壓向下修調(diào)。設(shè)計(jì)時需要根據(jù)工藝和電壓，對trimming的步長和可以修調(diào)的最大修調(diào)范圍有一定的考慮，該調(diào)節(jié)方法的優(yōu)點(diǎn)是易實(shí)現(xiàn)，缺點(diǎn)是在向下修調(diào)的過程中會引入開關(guān)管M1的導(dǎo)通阻抗，進(jìn)而對基準(zhǔn)的修調(diào)產(chǎn)生影響，向下修調(diào)的精度不高，而且修調(diào)時會影響基準(zhǔn)電壓的溫度特性。

圖1 經(jīng)典電壓基準(zhǔn)核心架構(gòu)

圖2 傳統(tǒng)基準(zhǔn)雙向修調(diào)方法

2 改進(jìn)的電壓基準(zhǔn)及雙向修調(diào)電路

圖3所示為不同于典型帶隙基準(zhǔn)電路的修調(diào)電路，基準(zhǔn)自身的總偏置電流為Ib，則Q1和Q2上流過的電流相等，均為正溫度系數(shù)的電流，Ib-2×ICQ1在溫度變化時并不理想為零，故需要拉電流和灌電流，該基準(zhǔn)電路增加了一個襯底PNP雙極型三極管Q3，用來調(diào)整基準(zhǔn)的電流容納能力，防止從OPA中拉/灌太多電流，否則增加OPA輸入端的電壓失調(diào)。沒有修調(diào)電路時電壓基準(zhǔn)的分析如下［2-4］。

Q1和Q2的發(fā)射區(qū)面積比為1∶n。由于誤差放大器的兩個輸入端電壓相等，即VN=VP，因此R1上的電壓降為

式中，VT=KT/q為熱電壓;IS1，IS2為Q1，Q2發(fā)射極的電流密度［5］，關(guān)系式為

因此I1的電流值為

由式(4)可知，基準(zhǔn)電壓僅與三極管的VEB、電阻的比值以及Q1和Q2的發(fā)射區(qū)面積比有關(guān)，因此在實(shí)際的工藝制作中將會有較高的精度。當(dāng)基準(zhǔn)穩(wěn)定之后，基準(zhǔn)電壓與電源電壓無關(guān)，理論上，只要選取合適的(R2+2R3)/R1的值就可以得到零溫度系數(shù)的基準(zhǔn)電壓。但在實(shí)際的工藝制造過程中，由于電阻幾何尺寸的誤差、PN結(jié)的正向壓降的漂移和不匹配等一些工藝上的誤差，都會造成基準(zhǔn)電壓不準(zhǔn)確，為滿足芯片成品率的要求，當(dāng)芯片生產(chǎn)出來后要對基準(zhǔn)進(jìn)行修正。

圖3 雙向基準(zhǔn)電壓的修調(diào)示意圖

利用上述基準(zhǔn)電壓的推導(dǎo)公式可以得到修調(diào)后的基準(zhǔn)電壓

其中，ΔI=Isink-Isource，這樣就有了一個調(diào)節(jié)量 ΔI，通過基準(zhǔn)電壓的大小就可以確定ΔI的方向，基準(zhǔn)電壓小于設(shè)定值時，通過Logic設(shè)定ΔI為正值實(shí)現(xiàn)向上修調(diào)，基準(zhǔn)電壓大于設(shè)定值時，通過Logic設(shè)定ΔI為負(fù)值實(shí)現(xiàn)向上修調(diào)，電流通過Q3來補(bǔ)償。而不影響基準(zhǔn)電壓分支的電流分配，而且向下修調(diào)時無需引入MOS管導(dǎo)通電阻的問題。而修調(diào)的電流為正溫度系數(shù)的電流和負(fù)溫度系數(shù)電流相加的鏡像，由此可以在不影響溫度系數(shù)的情況下對基準(zhǔn)電壓進(jìn)行修調(diào)。

3 仿真結(jié)果

電壓基準(zhǔn)的修調(diào)電路是用標(biāo)準(zhǔn)0.5 μm CMOS Process進(jìn)行了Hspice仿真，圖4和圖5分別顯示了基準(zhǔn)的修調(diào)步長和基準(zhǔn)的修調(diào)范圍。

從仿真結(jié)果可知25℃條件下每一步的調(diào)節(jié)是4.5 mV，設(shè)定合適的步長電流，并根據(jù)所需調(diào)整的基準(zhǔn)電壓大小設(shè)置Logic的控制電平。如圖4所示，000000表示沒有進(jìn)行trimming的基準(zhǔn)電壓，000001表示從Q3拉一個步長電流，將基準(zhǔn)電壓上調(diào)了4.5 mV;111111表示灌一個步長電流給Q3，將基準(zhǔn)電壓下調(diào)了4.4 mV。這種微小的差別由電流鏡的厄利效應(yīng)［6］引起，但總體上電壓基準(zhǔn)雙向修調(diào)的步長是準(zhǔn)確的。圖7給出了基準(zhǔn)上下調(diào)節(jié)的范圍。011111表示將基準(zhǔn)向上修調(diào)了147.3 mV;100000表示將基準(zhǔn)向下修調(diào)了144.3 mV。這樣大的范圍和精度若用trimming電阻則需要很大的面積［7］。

4 結(jié)束語

文中提出的基準(zhǔn)電壓雙向修調(diào)電路，可以解決修調(diào)時基準(zhǔn)電壓的溫度系數(shù)的漂移［7］、傳統(tǒng)修調(diào)方法中引入MOS開關(guān)管導(dǎo)通阻抗問題。用于修調(diào)的電流為正溫度系數(shù)的電流和負(fù)溫度系數(shù)電流相加的鏡像，電阻與修調(diào)電流的乘積不僅和基準(zhǔn)的溫度系數(shù)相匹配，而且在不影響基準(zhǔn)電壓溫度系數(shù)的情況下調(diào)節(jié)精度較高，使用trimming電阻達(dá)到相同的調(diào)節(jié)精度和范圍需要很大的面積，用Logic控制的電流雙向調(diào)節(jié)技術(shù)可以解決這個問題。

［1］HILBIBER D F.A new semiconductor voltage standard［J］.ISSCC，1964(7):32-33.

［2］RAZAVI B.Design of analog CMOS integrated circuits［M］.New York:McGraw-Hill，2002.

［3］PHILLIP E，ALLEN D R H.CMOS analog circuit design［M］.New York:McGraw-Hill，2000.

［4］GRAY P R，MEYER R G.Analysis and design of analog integrated circuits［M］.New York:Wiley Press，1984.

［5］LASANEN K，KOORKALA V.Design of 1-V low power CMOS bandgap reference based on resistive subdivision［C］.Midwest Symposium:MWSCAS，2002.

［6］WANG H，DANGLA J.Early effect of high-current-gain hetero junction bipolar transistor［J］.Electronics Letters，1986，22(23):1234-1236.

［7］GE G，ZHANG C，HOOGZAAD G，et al.A single-trim CMOS bandgap reference with a 3σ inaccuracy of±0.15%from-40℃ to 125℃［J］.IEEE Journal of Solid-State Circuits，2011，46(11):2693-2701.