高分辨率頻率合成器在機(jī)載電子設(shè)備中的應(yīng)用

周炳利，張二劍

(陜西凌云電器集團(tuán)有限公司設(shè)計(jì)所，陜西寶雞 721006)

某機(jī)載電子設(shè)備通過接收、處理地面信號(hào)而獲得解算數(shù)據(jù)，其接收、處理性能直接影響著機(jī)載電子設(shè)備的計(jì)算精度，需要頻率源在低噪聲、高穩(wěn)定度的基礎(chǔ)上具有較高的頻率分辨率和頻譜純度。

早期的機(jī)載電子設(shè)備是用單環(huán)鎖相技術(shù)獲得低噪聲、高穩(wěn)定度頻率源的，但不足是頻率分辨率較低。為獲得低噪聲、高穩(wěn)定度、高分辨率的微波頻率源，現(xiàn)代機(jī)載電子設(shè)備采用多環(huán)鎖相技術(shù)或數(shù)字合成技術(shù)，研制了寬帶、高分辨率、低相位噪聲的頻率源［1-2］。

1 鎖相頻率合成器基本原理

1.1 單環(huán)鎖相頻率合成器

單環(huán)鎖相式頻率合成器是由鑒相器(PD)、環(huán)路濾波器(LF)、壓控振蕩器(VCO)和可變程序分頻器等組成，鎖相環(huán)(PLL)對(duì)高穩(wěn)定度的參考振蕩器鎖定，環(huán)路串接可編程程序分頻器，通過改變程序分頻器的分頻比N，從而獲得N倍的參考頻率輸出［3］?，F(xiàn)代單環(huán)鎖相頻率合成器采用雙模分頻技術(shù)擴(kuò)展輸出頻率范圍，圖1是采用雙模分頻技術(shù)的單環(huán)鎖相頻率合成器原理框圖，分頻比為N=(P+1)A+P(B-A)=PB+A;輸出頻率為:fo=fr(PB+A)。

圖1 雙模分頻技術(shù)的單環(huán)鎖相頻率合成器

1.2 三環(huán)鎖相頻率合成器

三環(huán)鎖相頻率合成器由3個(gè)鎖相環(huán)組成，其中高位鎖相環(huán)提供低分辨率、高頻率的輸出;低位鎖相環(huán)提供高分辨率、低頻率的輸出;再通過頻率相加的鎖相環(huán)，將兩個(gè)分量相加，從而獲得高工作頻率、高分辨率的輸出［4-5］。如圖2所示，A環(huán)輸出fa經(jīng)后置固定分頻器M分頻后為fA=Nafra/M，fA的分辨率ΔfA=fra/M，比單環(huán)分辨率提高M(jìn)倍。由于固定分頻器M后置，fA一般較低，因此A環(huán)是輸出頻率較低的高分辨率環(huán)，又稱低位環(huán);B環(huán)的輸出fb=Nbfrb，其工作在所需的輸出頻率范圍，因此B環(huán)又稱高位環(huán);C環(huán)為混頻相加環(huán)，輸出頻率fo=fb+fA，輸出頻率分辨率Δfo=ΔfA，即Δfo也就提高了M倍，而A環(huán)的參考頻率并未降低。

圖2 三環(huán)鎖相頻率合成器原理圖

圖3 C波段高分辨率頻率合成器電路圖

2 C波段高分辨率頻率合成器設(shè)計(jì)

2.1 技術(shù)要求

工作頻率為C波段;波道間隔100 kHz;付波道間隔1 kHz;相位噪聲:≤-90 dBc/Hz@1 kHz;雜波抑制≤-70 dBc。

2.2 方案選擇

技術(shù)要求在C波段以100 kHz為主波道間隔，副波道間隔1 kHz，工作頻率高、副波道間隔小、頻率分辨率高。單環(huán)鎖相技術(shù)難以全面滿足指標(biāo)要求，而PLL與DDS混合技術(shù)在本方案頻段雜波難以濾除、使用硬件多、體積重量大、功耗難以降低;而三環(huán)方案集成度高、體積小、重量輕、功耗低。

三環(huán)方案與單環(huán)方案相比，高頻率環(huán)提供高頻率輸出，在輸出頻率相同的情況下，分頻比可大幅縮小，有利于減少環(huán)路的寄生輸出和相位噪聲，并改善捕捉性能;低頻率環(huán)的主要作用在于保證必要的波道間隔，分頻比也可減小，同樣有利于低頻環(huán)性能的改善。三環(huán)最大的特點(diǎn)在于將單環(huán)中較大的分頻比分裂成兩個(gè)分頻比均較小的單環(huán)，同時(shí)將兩個(gè)單環(huán)尤其是高頻率環(huán)的參考頻率大幅提高，從而解決了要求參考頻率高、分頻比小與分辨率高的矛盾。三環(huán)與單環(huán)方案相比，缺點(diǎn)是電路相對(duì)冗雜，對(duì)印制板布局、布線、供電和地線的要求較高。

2.3 方案設(shè)計(jì)

方案選用ADI公司生產(chǎn)的集成鎖相環(huán)芯片ADF4107實(shí)現(xiàn)三環(huán)頻率合成器、選用IAM-81018做混頻器、VCO按頻段要求分別選用集成壓控振蕩器HE102和HE882，選用頻率為10 MHz晶振，其相位噪聲可達(dá)-155 dBc/Hz@1 kHz。3個(gè)環(huán)路硬件結(jié)構(gòu)基本相同，不同的是C環(huán)加入了一個(gè)混頻器和低通濾波器，文中稱為內(nèi)插混頻式鎖相環(huán)。圖3為C波段高分辨率頻率合成器電路框圖。

ADF4107是一個(gè)工作頻率為7 GHz的集成鎖相環(huán)電路芯片，主要由低噪聲數(shù)字鑒相器(PD)、可變參考分頻器R(14 bit)、可編程A(6 bit)、B(13 bit)分頻器和一個(gè)雙模分頻器(P/P+1)構(gòu)成，加上外部的環(huán)路濾波器(LF)和壓控振蕩器(VCO)就構(gòu)成了一個(gè)完整的鎖相環(huán)頻率合成器。壓控振蕩器輸出的信號(hào)經(jīng)N(BP+A)次分頻后送入鑒相器，與參考頻率鑒相后經(jīng)電荷泵的作用輸入到環(huán)路濾波器中，環(huán)路濾波器將電流轉(zhuǎn)換成壓控振蕩器的控制電壓，同時(shí)對(duì)噪聲及鑒相輸出的紋波等干擾進(jìn)行抑制，鑒相器內(nèi)部有一個(gè)可編程延遲單元，用以控制翻轉(zhuǎn)脈沖的寬度，該翻轉(zhuǎn)脈沖保證鑒相器的傳遞函數(shù)無死區(qū)，因此降低了相位噪聲和參考雜散。

ADF4107通過芯片的數(shù)字串口對(duì)A、B、R、P等寄存器進(jìn)行預(yù)置和改變，CLK、DATA以及LE控制數(shù)據(jù)傳輸，當(dāng)LE為高電平時(shí)，在每個(gè)CLK的上升沿，已鎖入內(nèi)存的24位數(shù)據(jù)被送入相應(yīng)的寄存器。方案采用CPLD進(jìn)行控制，CPLD最快工作時(shí)間為10 μs，同時(shí)還具有較多的宏單元，可快速實(shí)現(xiàn)對(duì)ADF4107芯片的串口控制。

使用ADI公司提供的4000系列鎖相環(huán)芯片的仿真軟件ADI SimPLL，可方便地對(duì)各環(huán)路濾波器進(jìn)行仿真，該軟件提供有多種類型的環(huán)路濾波器，用戶可根據(jù)需要選擇濾波器類型，為不引入有源器件的電源噪聲，方案選用三階無源環(huán)路濾波器，選定VCO的參數(shù)，軟件則自動(dòng)計(jì)算出各環(huán)路的參數(shù)及相位噪聲、鎖定時(shí)間等。

C環(huán)中的低通濾波器設(shè)計(jì)成一橢圓函數(shù)型，選擇差頻信號(hào)、濾除混頻器所產(chǎn)生的雜波分量，在1 MHz以下衰減≤0.2 dB，而3 MHz以上衰減＞60 dB，矩形系數(shù)好，Q值高且?guī)?nèi)起伏小。

2.4 優(yōu)化設(shè)計(jì)

C波段高分辨率頻率合成器除了在原理設(shè)計(jì)和元器件選擇方面應(yīng)精心挑選外，還應(yīng)在電路布局、布線、供電、接地及屏蔽方面采取相應(yīng)的優(yōu)化措施:首先供電鏈路必須避免電磁耦合，ADF4107作為鎖相電路的主芯片，對(duì)其供電時(shí)，在電源輸入端應(yīng)加入一個(gè)0.01 μF電容，必要時(shí)鑒相器電源可連接到一個(gè)單獨(dú)濾波良好的電源上;同時(shí)應(yīng)為VCO的供電提供射頻旁路，除了在供電鏈路上加47 μF的電解電容外，還可再加射頻扼流圈和1 000 pF～0.1 μF電容;其次PCB板鋪地時(shí)，按傳輸信號(hào)的不同可分成4塊:接口鏈路、參考信號(hào)鏈路、低頻信號(hào)鏈路及微波信號(hào)鏈路，呈掌狀分布，在大面積接地處一點(diǎn)相連，不成環(huán)路。VCO頂層或底層的覆銅應(yīng)全部保留;并在電路板的頂層用覆銅形成屏蔽面來環(huán)繞VCO的壓控輸入線，可以起到一定的屏蔽作用，壓控輸入線應(yīng)盡量短，以減少外部噪聲源的調(diào)制機(jī)率。

2.5 主要電性能

C波段高分辨率頻率合成器保持了單環(huán)鎖相式頻率合成器頻譜純度高、頻率穩(wěn)定度高的特性，還進(jìn)一步提高了頻率分辨率，與PLL和DDS混合合成技術(shù)相比雜散性能也得到了改善。經(jīng)測(cè)試輸出雜散＜-70 dBc，在1 kHz處的相位噪聲＜-92 dBc/Hz@1 kHz，頻率分辨率為1 kHz。

3 結(jié)束語(yǔ)

文中設(shè)計(jì)的C波段高分辨率頻率合成器輸出頻帶寬、頻率分辨率高、相位噪聲低、電路穩(wěn)定性好、環(huán)境適應(yīng)性強(qiáng)，經(jīng)驗(yàn)證，滿足某機(jī)載電子設(shè)備的要求，同時(shí)還可提高某設(shè)備的計(jì)算精度和可靠性。

［1］鄭繼禹，張厥勝，萬心平.鎖相技術(shù)［M］.2版.西安.西安電子科技大學(xué)出版社，2012.

［2］鄧賢進(jìn)，李家胤，張健，等.寬帶鎖相掃頻源設(shè)計(jì)［J］.現(xiàn)代電子技術(shù)，2005(24):123-126.

［3］馬文瑞，楊培君.一種新型掃頻儀的設(shè)計(jì)［J］.電子科技，2011，24(5):69-72.

［4］梁剛，閆源紅，李亞紅.頻率合成器的設(shè)計(jì)［J］.電子科技，2009(10):14-17.

［5］李靜，徐艷.直接數(shù)字頻率合成信號(hào)的軟件設(shè)計(jì)［J］.電子科技工程，2012(8):109-111.