基于邊界掃描技術(shù)的通用測(cè)試系統(tǒng)設(shè)計(jì)

尤 路， 譚劍波， 夏 勇

（中國(guó)電子科技集團(tuán) 第三十八研究所，安徽 合肥 230088）

隨著電子設(shè)備的大量應(yīng)用，其測(cè)試維修設(shè)備的需求越來(lái)越多。數(shù)字電路板在電子設(shè)備中占有的比例較大，設(shè)計(jì)一款針對(duì)數(shù)字電路板的通用測(cè)試系統(tǒng)，對(duì)于解決電子設(shè)備的測(cè)試維修具有極大的意義。常規(guī)的測(cè)試設(shè)備多為功能性測(cè)試［1］，該測(cè)試通過(guò)對(duì)各待測(cè)件加入測(cè)試激勵(lì)，在輸出端檢測(cè)輸出響應(yīng)。這種測(cè)試設(shè)備的設(shè)計(jì)較為復(fù)雜，成本較高，不具備通用性，且很難精確定位故障。運(yùn)用邊界掃描測(cè)試技術(shù)設(shè)計(jì)一款既通用又快速的自動(dòng)測(cè)試設(shè)備（Auto Testing Equipment，簡(jiǎn)稱(chēng)ATE），對(duì)電子設(shè)備的測(cè)試維修具有一定的實(shí)用價(jià)值。

1 通用測(cè)試系統(tǒng)的組成

通用測(cè)試系統(tǒng)由裝有邊界掃描測(cè)試軟件的上位機(jī)、測(cè)試底板與適配器、JTAG測(cè)試插件及被測(cè)試插件組成，如圖1所示。

圖1 通用測(cè)試系統(tǒng)的組成

JTAG插件主要由邊界掃描器件、邊界掃描控制器及邊界掃描路由器組成，被測(cè)件通過(guò)適配器與測(cè)試底板相連，JTAG插件在測(cè)試時(shí)插入底板，底板上連接JTAG插件的插座與連接適配器的插座通過(guò)印制板線直連。測(cè)試時(shí)，需將被測(cè)件上的JTAG口連接至JTAG插件上的路由端口，以保證所有的JTAG鏈路都可被JTAG插件上的控制器控制。

適配器的主要功能是將被測(cè)插件的IO轉(zhuǎn)接至JTAG插件上的邊界掃描器件的邊掃單元，通過(guò)給不同的被測(cè)件配備不同的適配器來(lái)實(shí)現(xiàn)測(cè)試系統(tǒng)的通用互換功能。

2 系統(tǒng)工作原理

邊界掃描測(cè)試技術(shù)是國(guó)際聯(lián)合測(cè)試工作組于1987年提出的一種新的電路板測(cè)試方法［2－3］，邊界掃描測(cè)試技術(shù)目前已廣泛應(yīng)用于數(shù)字集成電路器件的設(shè)計(jì)及軍用民用的電子設(shè)備中，“邊界”指測(cè)試電路被設(shè)置在集成電路器件功能邏輯電路的四周，位于靠近器件輸入、輸出引腳的邊界處。“掃描”指連接器件各輸入、輸出引腳的測(cè)試電路，實(shí)際上是一個(gè)串行移位寄存器，該寄存器被叫做“掃描路徑”，沿著這條路徑可輸入由“1”和“0”組成的各種編碼，對(duì)電路進(jìn)行“掃描”式檢測(cè)，從輸出結(jié)果判斷其是否正確。IEEE1149.1規(guī)定的邊界掃描測(cè)試總線由測(cè)試總線輸入（TDI）、測(cè)試數(shù)據(jù)輸出（TDO）、測(cè)試模式選擇（TMS）、測(cè)試時(shí)鐘（TCK）、測(cè)試復(fù)位（TRST）（可選）組成［4］，如圖2所示。

圖2 邊界掃描測(cè)試系統(tǒng)原理圖

邊界掃描技術(shù)的使用，不僅能測(cè)試集成電路芯片的輸入／輸出管腳的狀態(tài)，還能測(cè)試芯片內(nèi)部的工作情況以及印制板走線的開(kāi)路和短路故障。對(duì)電路板中邊界掃描器件管腳的測(cè)試可完全覆蓋，且能實(shí)現(xiàn)高精度的故障定位，對(duì)數(shù)字電路測(cè)試具有重要意義。

以某被測(cè)件為例，被測(cè)件中包含一顆邊界掃描器件，與此同時(shí)外圍還包含4組總線緩沖器IC1～I(xiàn)C4及1組SRAM，如圖2所示。運(yùn)用邊界掃描技術(shù)，通過(guò)測(cè)試底板及適配器，可實(shí)現(xiàn)對(duì)其所有器件的測(cè)試覆蓋。

3 測(cè)試系統(tǒng)的硬件設(shè)計(jì)

3.1 測(cè)試底板及適配器的設(shè)計(jì)

測(cè)試底板及適配器的主要功能是給被測(cè)件及JTAG插件供電，并完成被測(cè)件與JTAG插件之間的信號(hào)匹配，所以在設(shè)計(jì)測(cè)試底板時(shí)需要將被測(cè)插件所需的主要電源類(lèi)型引入插槽（如5.0、3.3V等），特殊電源類(lèi)型的插件可在適配器上進(jìn)行電壓轉(zhuǎn)換。測(cè)試底板的設(shè)計(jì)示例如圖3所示。

圖3 測(cè)試底板的設(shè)計(jì)

圖3中，YXS1和YXS2分別為被測(cè)件適配器插槽和JTAG插件插槽，其連接器型號(hào)與適配器及JTAG插件的接口連接器型號(hào)相對(duì)應(yīng)。本文將常用的5.0V和3.3V電源接入以上2個(gè)連接器中，其電壓管腳完全相同，保證在插件錯(cuò)插時(shí)不會(huì)損壞器件；2個(gè)連接器上的IO管腳盡量保證一致；功能接口可作為備份，也可與外部接口相連，或由設(shè)計(jì)師根據(jù)具體需求自行選擇；適配器主要完成測(cè)試底板與被測(cè)件的信號(hào)及電壓匹配。

3.2 JTAG插件的設(shè)計(jì)

JTAG插件包括1顆包含大量可用IO端口的邊界掃描器件、1個(gè)JTAG路由器（端口數(shù)由被測(cè)件上JTAG鏈路的數(shù)量決定，一般預(yù)留4個(gè)JTAG接口）、1個(gè)USB接口的邊界掃描控制器［5］，邊界掃描控制器負(fù)責(zé)與上位機(jī)的通信，生成測(cè)試向量，并接收測(cè)試結(jié)果［6］。JTAG插件組成如圖4所示，XP1為與測(cè)試底板相連的連接器，JTAG接口1～4可根據(jù)被測(cè)件上JTAG鏈路的數(shù)量選接，USB接口為與上位機(jī)的通信接口。

圖4 JTAG插件結(jié)構(gòu)圖

3.2.1 JTAG路由器的設(shè)計(jì)

JTAG路由器采用專(zhuān)業(yè)的JTAG系統(tǒng)級(jí)接口芯片所提供的單點(diǎn)接入到多掃描鏈結(jié)構(gòu)，具有支持隔離的診斷能力，因此可以選擇不同的分支鏈路進(jìn)行測(cè)試，從而增加了測(cè)試的靈活性，使得控制器可以同時(shí)控制多條JTAG鏈，擴(kuò)大了測(cè)試覆蓋范圍，實(shí)現(xiàn)系統(tǒng)級(jí)的邊界掃描測(cè)試，其工作示意圖如圖5所示。目前，市場(chǎng)上主流的JTAG路由器芯片主要為德州儀器的8997Scan Path Linker，F(xiàn)irecron公司的JTS系列。

圖5 JTAG路由器工作示意圖

3.2.2 IO接口設(shè)計(jì)

JTAG插件上的接口部分相對(duì)簡(jiǎn)單，其中電源部分是根據(jù)JTAG插件上所需的電源類(lèi)型所決定的，如有特殊的電壓需求，可通過(guò)板上的電壓轉(zhuǎn)換芯片進(jìn)行轉(zhuǎn)換。因在適配器中已對(duì)被測(cè)件的輸入輸出電平進(jìn)行了轉(zhuǎn)換，所以在JTAG插件中的IO接口不做方向限制，僅在接口處做限流保護(hù)后直接接入邊界掃描器件，連接器XP1要與底板上的連接器YXS2相對(duì)應(yīng)。

邊界掃描器件的掃描鏈需接入板上路由器的JTAG接口，保證該鏈路可被控制器單獨(dú)控制；路由器的主JTAG接口與控制器的JTAG接口相連，由板上直接供電，USB接口除了預(yù)留在插件面板上外，還可引入底板的功能接口，通過(guò)底板接入上位機(jī)避免外部走線，如圖4虛線所示。

4 測(cè)試系統(tǒng)的軟件設(shè)計(jì)

4.1 軟件的系統(tǒng)構(gòu)架

測(cè)試系統(tǒng)軟件由界面程序、后臺(tái)處理程序［7－8］、數(shù)據(jù)庫(kù)管理程序和報(bào)表生成程序等組成，如圖6所示。其中后臺(tái)處理程序負(fù)責(zé)邊界掃描控制器的協(xié)議控制及測(cè)試向量的產(chǎn)生，與其配套的控制器一起使用。該系統(tǒng)中對(duì)每個(gè)被測(cè)件按不同測(cè)試類(lèi)型建立好測(cè)試向量，并解析其測(cè)試結(jié)果。數(shù)據(jù)庫(kù)中存放著每塊被測(cè)件的圖片信息及被測(cè)件上每個(gè)器件的信息，這些信息在設(shè)計(jì)時(shí)通過(guò)界面錄入，測(cè)試結(jié)束后將故障信息顯示在界面上。最后，所有的測(cè)試結(jié)果及維修記錄均通過(guò)報(bào)表的形式保存，并打印出來(lái)。

圖6 測(cè)試系統(tǒng)軟件組成

4.2 軟件的設(shè)計(jì)流程

軟件在運(yùn)行時(shí)的工作流程如圖7所示。選擇被測(cè)件時(shí)，不同的被測(cè)件在后臺(tái)已建立好不同的測(cè)試工程，測(cè)試結(jié)果報(bào)表如圖8所示。

圖7 軟件工作流程

圖8 掃描鏈完備性測(cè)試結(jié)果報(bào)表

5 結(jié)束語(yǔ)

為了滿足電子設(shè)備的測(cè)試需求，本文運(yùn)用了邊界掃描測(cè)試技術(shù)設(shè)計(jì)的測(cè)試系統(tǒng)，具有較好的通用性和易操作性，很好地解決了電子設(shè)備測(cè)試維修的難題，大大提升了測(cè)試效率，為各個(gè)領(lǐng)域中的數(shù)字電路測(cè)試維修設(shè)備的設(shè)計(jì)提供了指導(dǎo)方案，具有極大的市場(chǎng)前景和推廣價(jià)值。

［1］李 宏.雷達(dá)數(shù)字電路板測(cè)試臺(tái)的開(kāi)發(fā)與應(yīng)用［J］.雷達(dá)與對(duì)抗，2006（4）：28－29.

［2］1149.1－1990，IEEE Standard Test Access Port and Boundary－Scan Architecture［S］.

［3］1149.1－2001，IEEE Standard Test Access Port and Boundary－Scan Architecture［S］.

［4］Parker K P.The boundary－scan handbook［M］.2nd ed.Boston：Kluwer Academic Publishers，2003：1－200.

［5］俞 洋，高 巍，彭喜元.基于USB接口的邊界掃描測(cè)試控制器設(shè)計(jì)［J］.計(jì)算機(jī)測(cè)量與控制，2007，15（1）：31－33.

［6］劉 軍.JTAG技術(shù)在PCB測(cè)試中的應(yīng)用［J］.科技信息，2010（21）：7－9.

［7］張建生，李 洋，宋何娟，等.JTAG標(biāo)準(zhǔn)及其與16位微處理器IP軟核的集成［J］.合肥工業(yè)大學(xué)學(xué)報(bào)：自然科學(xué)版，2008，31（9）：1365－1368，1407.

［8］黃 新，雷 加，顏學(xué)龍.基于網(wǎng)絡(luò)的邊界掃描測(cè)試技術(shù)的研究與實(shí)現(xiàn)［J］.計(jì)算機(jī)測(cè)量與控制，2010，18（7）：1476－1478.