楊 虹,向舜然
(重慶郵電大學(xué)光電工程學(xué)院,重慶 400065)
基于差分檢波的集群通信BFSK解調(diào)算法研究
楊 虹,向舜然
(重慶郵電大學(xué)光電工程學(xué)院,重慶 400065)
首先闡述分析差分檢波BFSK(二進(jìn)制頻移鍵控)解調(diào)算法,計算出算法中分?jǐn)?shù)延遲濾波器的系數(shù)。然后通過MATLAB的Simulink工具建立調(diào)制解調(diào)算法模型,利用模型分析差分檢波解調(diào)算法的性能,綜合解調(diào)性能和資源占用率來優(yōu)化分?jǐn)?shù)延遲濾波器定點系數(shù)。通過誤碼率對比分析,最終得到一個占用資源較少且解調(diào)性能優(yōu)異的算法模型,為硬件語言實現(xiàn)BFSK解調(diào)算法以及FPGA仿真驗證打下基礎(chǔ)。
二進(jìn)制頻移鍵控;差分檢波;現(xiàn)場可編程門陣列
近年來隨著無線通信技術(shù)運用越來越廣,以及新一代信息技術(shù)的發(fā)展,如物聯(lián)網(wǎng)等,無線通信又進(jìn)入了新的時代。低成本、低功耗、高可靠性成為無線通信應(yīng)用的發(fā)展方向。而在數(shù)字集群通信系統(tǒng)中,基帶芯片作為設(shè)備的核心,其工作的可靠性和功率大小直接影響集群通信系統(tǒng)的性能。在基帶芯片中調(diào)制解調(diào)技術(shù)是關(guān)鍵技術(shù),BFSK信號調(diào)制解調(diào)方式作為常用的數(shù)字調(diào)制解調(diào)方式具有可靠性高、易實現(xiàn)、抗干擾能力強等特點,尤其在短距離傳輸?shù)耐ㄐ蓬I(lǐng)域有著廣泛的應(yīng)用與廣闊的發(fā)展前景[1-2]。
然而在做FPGA驗證之前,首要任務(wù)是完成算法的設(shè)計,算法的性能也直接關(guān)系到后來FPGA實現(xiàn)的解調(diào)性能。因此,完成BFSK的算法模擬和優(yōu)化精簡算法是非常重要的一環(huán),本文基于MATLAB軟件的Simulink工具,實現(xiàn)模擬BFSK差分檢波解調(diào)建模。同時為了最合理利用乘法器資源,通過分析差分解調(diào)中分?jǐn)?shù)延遲濾波器系數(shù)個數(shù)對整體解調(diào)誤碼率的影響。來確定合適的系數(shù)個數(shù)。
圖1所示是差分檢波的解調(diào)原理圖,其中包括分?jǐn)?shù)延遲濾波器、乘法器、低通濾波器、抽樣判決器等模塊。
圖1 差分檢波解調(diào)原理圖
式中:fc代表載頻中心頻率;Δf是頻偏;n為離散時間序列;Ts是采樣周期;β是原始相位。差分解調(diào)的方法是將輸入的信號延遲一定的時間再與輸入信號相乘。首先將R(n)延遲D個采樣周期得到
然后將R(n)和R(n-D)相乘得到
式中:等號右邊第1部分是低頻分量;第2部分是諧波分量,可以經(jīng)過低通濾波器濾除n次諧波分量,得到低頻分量,即
假定BFSK的2路輸出信號為
通過式(4),可以發(fā)現(xiàn)B的值還不能直接反映出原始基帶信號的值。因此令
這時式(4)簡化為
式中:B的正負(fù)對應(yīng)于fc+Δf和fc-Δf,經(jīng)過抽樣判決即可完成BFSK調(diào)制信號的解調(diào)。然而對于延遲D個采樣周期的實現(xiàn),如果D是整數(shù),較容易實現(xiàn),只需延遲時鐘周期的整數(shù)倍就可以實現(xiàn),但往往D不可能恰好是整數(shù),因此就存在分?jǐn)?shù)倍延遲的問題。分?jǐn)?shù)倍延遲的實現(xiàn)方法有多種,比如多級抽取插值、FIR濾波器實現(xiàn)分?jǐn)?shù)倍延遲等。但是多級抽取插值法會消耗大量的資源,并且輸出的結(jié)果具有很大的誤差,本文選擇FIR濾波器實現(xiàn)分?jǐn)?shù)倍延遲。
現(xiàn)采用一個N階的有限長FIR濾波器h(m)對理想非整數(shù)延時分?jǐn)?shù)延遲濾波器進(jìn)行近似,為了計算出N階FIR非整數(shù)延時濾波器的系數(shù),利用現(xiàn)有的分?jǐn)?shù)延遲濾波器計算公式[1-2]
式中:D是延遲倍數(shù);h(m)是FIR濾波器抽頭系數(shù);N是濾波器的階數(shù)。通過已有的D和N就可以計算出分?jǐn)?shù)延遲濾波器的抽頭系數(shù)的具體值。因為式(7)與拉格朗日插值公式相似,因而也稱為基于拉格朗日插值的分?jǐn)?shù)延時濾波算法[3]。
先設(shè)定輸入信號碼率為10 kbit/s,用20 kHz的正弦波表示信號“0”,用40 kHz的正弦信號表示“1”,因此得到fc=30 kHz,Δf=10 kHz。
通過式(5)計算出D的值,然后帶入式(8),為了使FIR濾波器的延遲效果趨近于D。按照不等式(8),計算出N的取值范圍并取值:
從式(5)可以看出Ts的值與D的值成反比,而從式(8)又可以看出D的值與N值成正比,因此Ts與N成反比。FIR濾波器的階數(shù)N直接影響到以后FPGA占用乘法器的資源大小。因此要合理選擇N值,也就直接反應(yīng)到如何選擇采樣周期Ts或者采樣頻率的問題。采樣頻率必須滿足抽樣定理。應(yīng)當(dāng)指出,抽樣頻率不是越高越好,太高時,將會降低信道的利用率(因為隨著抽樣頻率升高,數(shù)據(jù)傳輸速率也增大,則數(shù)字信號的帶寬變寬,導(dǎo)致信道利用率降低)。所以只要能滿足抽樣頻率大于2倍基帶信號頻率,并有一定的防衛(wèi)頻帶即可[4]。
現(xiàn)在令Ts=1/780 000 s,將fc,Ts的值帶入式(5),計算出D的值為6.5。根據(jù)不等式(8),計算出N為14。再根據(jù)式(7)計算得到14階FIR濾波器的浮點抽頭系數(shù),如表1所示。為了方便計算,在MATLAB軟件中創(chuàng)建文件計算h(m)的值。
表1 浮點型FIR濾波器抽頭系數(shù)
如果直接使用表1所示的參數(shù)那么至少占用14×16位的乘法器,會消耗過多資源。通過表1可以看出,14個系數(shù)是中心對稱的,即h(0)=h(13),…,h(6)=h(7)。因此,在運算的時候只需取h(0)~h(6)。如表1所示h(0)~h(6)都是浮點數(shù),而FPGA實現(xiàn)運算都是定點數(shù),因此必須對h(0)~h(6)定點化。因為每個抽頭系數(shù)最少必須用16位二進(jìn)制表示,為了進(jìn)一步簡化抽頭系數(shù)的個數(shù)和位寬,現(xiàn)在考慮定點位數(shù)為16位、8位和4位的抽頭系數(shù),表2~4分別是16位、8位、4位FIR濾波器抽頭系數(shù),可以看到在不同位數(shù)的定點化后,F(xiàn)IR濾波器抽頭系數(shù)的個數(shù)和位寬都同時改變。16位的FIR濾波器保持7個抽頭系數(shù)。而8位的FIR濾波器保持4個抽頭系數(shù),4位的FIR濾波器僅剩余2個抽頭系數(shù)。大大簡化了乘法器資源的占用,進(jìn)而會降低以后FPGA中的功耗。但是在降低位寬和個數(shù)的同時,F(xiàn)IR濾波器實現(xiàn)的分?jǐn)?shù)延遲效果也會降低。為了綜合分析得到一個折中結(jié)果,本文利用Simulink工具建立BFSK調(diào)制解調(diào)模型來分析誤碼率與位數(shù)的關(guān)系。
表2 16位定點FIR濾波器抽頭系數(shù)
表3 8位定點FIR濾波器抽頭系數(shù)
表4 4位定點FIR濾波器抽頭系數(shù)
圖2為Simulink實現(xiàn)的BFSK差分解調(diào)性能驗證模型,在圖2中首先由伯努利二進(jìn)制模塊產(chǎn)生頻率為10 kHz隨機二進(jìn)制數(shù)來模仿信號源,然后與對應(yīng)的Sine Wave模塊相乘,生成調(diào)制信號。然后調(diào)制信號的均方差產(chǎn)生相應(yīng)功率的高斯噪聲,然后輸入量化模塊,并分為兩路,一路進(jìn)入差分濾波器,一路直接進(jìn)入乘法器,完成差分相乘,之后相乘信號進(jìn)入低通濾波器濾除諧波分量,得到基帶信號,最后通過門限判決得出原始基帶信號。在這個過程,模型的右上角加入了誤碼率分析模塊。
圖2 BFSK調(diào)制解調(diào)Simulink模型(截圖)
根據(jù)表2~4中的差分濾波器的值,修改圖2中差分濾波器的抽頭系數(shù),并利用Simulink工具中的誤碼率計算模塊計算出不同的誤碼率—信噪比參數(shù),最后使用MATLAB繪制誤碼率曲線圖做分析對比,如圖3所示。這里根據(jù)FSK非相干解調(diào)誤碼率公式[4],添加理論上非相干解調(diào)FSK的誤碼率曲線。
其中帶圓圈線條代表BFSK非相干解調(diào)理論誤碼率與信噪比的關(guān)系。而其他的線條代表差分檢波BFSK解調(diào)法的誤碼率與信噪比的關(guān)系。從圖3中可以看出,分?jǐn)?shù)延遲濾波器系數(shù)按照4位二進(jìn)制定點性能嚴(yán)重偏低,誤碼率遠(yuǎn)遠(yuǎn)大于理論值。而16位定點和8位定點則略好于理論值,并且8位定點雖然性能相比16位定點性能略低。在考慮資源占用、功耗等綜合情況下選取8位定點是較好的選擇,在14 dB信噪比環(huán)境下誤碼率僅為百萬分之一級別,能達(dá)到很好的解調(diào)效果。
圖3 信噪比—誤碼率分析圖
本文基于差分檢波解調(diào)法計算并搭建Simulink調(diào)制解調(diào)模型,對分?jǐn)?shù)延遲濾波器的抽頭系數(shù)定點,按照3種定點位數(shù)來分析濾波器的抽頭系數(shù)簡化與整個調(diào)制解調(diào)系統(tǒng)的誤碼率的關(guān)系,從而得到一個資源占用較少,并且誤碼率相對較低的模型參數(shù),為FPGA實現(xiàn)低功耗低誤碼率調(diào)制解調(diào)模型打下基礎(chǔ),也為集群通信芯片的設(shè)計提供支持,本模型可以移植到很多其他的低速通信系統(tǒng)使用。
:
[1]李雙利,盛利元,陳家林.基于分?jǐn)?shù)延時濾波的2FSK差分檢波解調(diào)器[J].計算機仿真,2011,28(7):138 -141.
[2]陳霞,朱勤專,丁錦滔.FSK信號的非相干數(shù)字解調(diào)技術(shù)[J].電視技術(shù),2005,29(5):162 -164.
[3]郭偉,潘仲明,杜金榜,等.基于Lagrange插值的非整數(shù)延時濾波器算法[J].國防科技大學(xué)學(xué)報,2009,31(1):90-94.
[4]樊昌信,曹麗娜.通信原理[M].北京:國防工業(yè)出版社,2008.
Research on Cluster Communication BFSK Demodulation Algorithm Based on Difference Detection
YANG Hong,XIANG Shunran
(College of Electrical Engineering,Chongqing University of Posts and Telecommunications,Chongqing 400065,China)
Firstly,the differential detection of BFSK demodulation algorithm is analyzed,and fractional delay filter coefficient in algorithm is calculated.Secondly,the modulation and demodulation algorithm model are built through the MATLAB Simulink tools,and the model is used to analyze differential detection and demodulation algorithm performance.Then the demodulation performance and resource utilization are used to optimize the fractional delay filter fixed-point coefficients.Finally,by analysis of error rate,a less resources and high demodulation performance algorithm model is got to lay the foundation for hardware language realization FSK demodulation algorithm and simulation in the FPGA.
BFSK;differential detection;FPGA
TN911.7
A
【本文獻(xiàn)信息】楊虹,向舜然.基于差分檢波的集群通信BFSK解調(diào)算法研究[J].電視技術(shù),2013,37(3).
重慶市教委科學(xué)技術(shù)研究項目(KJ100512);重慶市自然科學(xué)基金項目(CSTC,2010BB2412)
責(zé)任編輯:薛 京
2012-07-31