基于坐標(biāo)系變換的并網(wǎng)鎖相環(huán)性能分析

楊國(guó)韜 孫志毅 劉立群

(太原科技大學(xué)電子信息工程學(xué)院，山西 太原 030024)

0 引言

目前，在電力電子裝置中廣泛應(yīng)用的鎖相環(huán)一般分為兩種方法。其中一種方法是采用硬件電路檢測(cè)電網(wǎng)電壓過(guò)零點(diǎn)求得相位差信號(hào)，然后用硬件或軟件實(shí)現(xiàn)鎖相［1－2］。但由于每個(gè)工頻周期內(nèi)電網(wǎng)電壓只有兩個(gè)過(guò)零點(diǎn)，限制了鎖相速度，而且電網(wǎng)電壓本身的畸變和檢測(cè)電路的各種干擾信號(hào)，使硬件鎖相環(huán)電路很難準(zhǔn)確檢測(cè)到過(guò)零點(diǎn)，從而使輸出的相位信號(hào)產(chǎn)生振蕩。另一種方法是基于同步旋轉(zhuǎn)坐標(biāo)變換的軟件鎖相環(huán)(software phase-locked loop，SPLL)，常用的包括單同步坐標(biāo)系軟件鎖相環(huán)(single synchronous reference frame software phase-locked loop，SSRF-SPLL)［3］、雙同步解耦軟件鎖相環(huán)(decoupled double synchronous reference frame software phase-locked loop，DDSR-SPLL)［4］和增強(qiáng)型軟件鎖相環(huán)(enhanced phase-locked loop single synchronous reference frame software phase locked loop，EPLL-SSRF-SPLL)［5］。

鎖相環(huán)算法的優(yōu)劣直接決定了發(fā)電系統(tǒng)并網(wǎng)能力的好壞。針對(duì)目前常見的三種基于d-q坐標(biāo)變換的鎖相環(huán)算法，有必要分析它們?cè)诓煌娋W(wǎng)故障下的并網(wǎng)能力和優(yōu)缺點(diǎn)，特別是在電網(wǎng)電壓存在畸變或者不平衡的情況下，選取最適合的鎖相技術(shù)可以有效提高系統(tǒng)并網(wǎng)能力。

1 三種鎖相環(huán)原理及模型

1.1 SSRF-SPLL 原理

單同步坐標(biāo)系軟件鎖相環(huán)(SSRF-SPLL)算法是基于跟蹤電網(wǎng)正序分量而提出的。當(dāng)電網(wǎng)平衡或者頻率突變、電壓偏轉(zhuǎn)等電壓不平衡時(shí)，該算法能夠?qū)崿F(xiàn)迅速鎖定頻率和相位［6］。其具體算法為:首先將由三相電網(wǎng)電壓ua、ub、uc所在的三維坐標(biāo)系轉(zhuǎn)換到兩維靜止坐標(biāo)系 α-β上;然后通過(guò)旋轉(zhuǎn)坐標(biāo)系，使得兩維靜止坐標(biāo)系α-β變換為兩維動(dòng)態(tài)坐標(biāo)系d-q，坐標(biāo)系d-q以ω'的角速度逆時(shí)針旋轉(zhuǎn)。SSRF-SPLL矢量圖和模型圖如圖1所示。

圖1 SSRF-SPLL矢量圖和模型圖Fig.1 Vector and model diagrams of SSRF-SPLL

假設(shè)電網(wǎng)電壓矢量us的幅值不變，使us與d軸同向，可以實(shí)現(xiàn)鎖相的效果。為了使us與d軸同向，可以讓us在q軸上的投影為0。當(dāng)電網(wǎng)電壓頻率或相位突變時(shí)，us與d軸之間的夾角不再為0。為了使之為0，以達(dá)到鎖相效果，可以采取措施使得θ=ω't。

1.2 DDSRF-SPLL 原理

根據(jù)對(duì)稱分量法，可以將電網(wǎng)電壓矢量us表述為正序分量、負(fù)序分量和零序分量的合成［8］，即。同時(shí)可進(jìn)一步將三相電壓表示為:

式中:φ+1、φ－1、φ0分別為正序、負(fù)序、零序基波電壓的初始相位角。

將三相靜止坐標(biāo)系變換到兩相靜止坐標(biāo)系后，可以得到α-β的坐標(biāo)系:

計(jì)算得到零序分量在變換后為0，所以可以將式(4)進(jìn)一步簡(jiǎn)化為式(5):

DDSRF-SPLL矢量圖如圖2所示。

圖2 DDSRF-SPLL矢量圖Fig.2 Vector diagram of DDSRF-SPLL

圖2顯示了一個(gè)靜止的坐標(biāo)系和兩個(gè)轉(zhuǎn)動(dòng)的坐標(biāo)系。在α-β的坐標(biāo)系上，電壓矢量us可分解為以角頻率ω旋轉(zhuǎn)的正序電壓分量和以角頻率為－ω旋轉(zhuǎn)的負(fù)序電壓分量us－1組成，即兩個(gè)分別以角頻率ω和－ω旋轉(zhuǎn)的坐標(biāo)系 d+1-q+1以及坐標(biāo)系 d－1-q－1，旋轉(zhuǎn)過(guò)的角度分別為θ'、－θ'。通過(guò)對(duì)坐標(biāo)系的旋轉(zhuǎn)，使得兩相靜止坐標(biāo)系轉(zhuǎn)換為兩相轉(zhuǎn)動(dòng)的坐標(biāo)系。

根據(jù)單同步鎖相環(huán)原理可知，當(dāng)鎖相環(huán)路鎖相、us+1與正序分量d+1軸接近時(shí)，θ'≈θ。經(jīng)過(guò)坐標(biāo)系旋轉(zhuǎn)，可以得到:

基于式(8)、式(9)構(gòu)建的網(wǎng)絡(luò)框圖如圖3所示。

圖3 網(wǎng)絡(luò)1示意圖Fig.3 Schematic diagram of network 1

1.3 EPLL-SSRF-SPLL 原理

單同步坐標(biāo)系軟件鎖相環(huán)在電壓不穩(wěn)定時(shí)表現(xiàn)很不理想，可以采取的方法是先將三相電壓中的正序電壓提取出來(lái)，從而消除負(fù)序電壓對(duì)鎖相環(huán)的影響，提升鎖相環(huán)在不平衡電壓條件下的鎖頻、鎖相能力［9］。提取正序電壓的轉(zhuǎn)換矩陣如下:

將a代入式(10)中，可以得到:

式中:S90為順時(shí)針移動(dòng)相位90°。

及時(shí)準(zhǔn)確求取 ua、ub、uc，濾除各種干擾因素后的還原電壓(鎖相環(huán)輸出電壓)以及它們的正交向量S90ua、S90ub、S90uc顯得尤為關(guān)鍵。

增強(qiáng)型鎖相環(huán)(EPLL)由鑒相器、環(huán)路濾波器和壓控振蕩器等組成［10］，用于求取各相電壓還原電壓及其正交分量的網(wǎng)絡(luò)本身，其示意圖如圖4所示。使用這種增強(qiáng)型的鎖相環(huán)路的目的就是能夠?qū)θ嚯妷哼M(jìn)行“過(guò)濾”，使其接近三相平衡電壓的基波分量，從而增強(qiáng)鎖相環(huán)的抗干擾性能。

圖4 EPLL框圖Fig.4 Block diagram of EPLL

2 電網(wǎng)電壓檢測(cè)仿真分析

2.1 電網(wǎng)電壓理想

在電網(wǎng)正常的情況下，SSRF-SPLL、EPLL-SSRFSPLL與DDSRF-SPLL的頻率和相位鎖定曲線如圖5所示。

圖5 理想情況下頻率、相位鎖定曲線Fig.5 Frequency and phase lock under ideal conditions

鎖相、鎖頻速度在很大程度上受到鎖相環(huán)中PI環(huán)節(jié)參數(shù)的影響。本文通過(guò)設(shè)置相同的PI參數(shù)，使得三種鎖相方法的濾波環(huán)節(jié)條件相同，這樣便于達(dá)到對(duì)比的效果。其中，環(huán)路濾波器參數(shù)為Kp=10、Ki=802。

從圖5可以看出，三種軟件鎖相方法均能快速鎖定市電50 Hz的頻率及其相位。由于DDSRF-SPLL使用了正負(fù)序解耦算法和低通濾波器環(huán)節(jié)，EPLL-SSRFSPLL中間嵌套了一個(gè)鎖相環(huán)EPLL，導(dǎo)致三種方法鎖相速度有所差異，其中SSRF-SPLL結(jié)構(gòu)最簡(jiǎn)單、速度最快，DDSRF-SPLL次之，EPLL-SSRF-SPLL較慢。

2.2 單相電壓跌落

電網(wǎng)故障中，電壓跌落經(jīng)常會(huì)對(duì)工業(yè)生產(chǎn)和生活用電造成很大的危害，現(xiàn)對(duì)單相電壓跌落的情況進(jìn)行仿真。假設(shè)A相短路跌落到0，B、C兩相為正常電壓311 V，則三種算法的鎖頻、鎖相情況如圖6所示。

圖6 單相電壓跌落情況下頻率、相位鎖定對(duì)比Fig.6 Comparison of frequency and phase lock under single phase voltage dropping condition

從圖6(a)可以看出，EPLL-SSRF-SPLL與DDSRFSPLL都能夠迅速鎖定頻率，但SSRF-SPLL卻發(fā)生了幅度較大的振蕩，不能很好地鎖定頻率;從圖6(b)可以看出，SSRF-SPLL相位鎖定性能不佳，遠(yuǎn)不及能夠迅速準(zhǔn)確而鎖定相位的EPLL-SSRF-SPLL與DDSRF-SPLL算法。

SSRF-SPLL、EPLL-SSRF-SPLL與 DDSRF-SPLL三種軟件鎖相方法在單相接地情況下的還原電壓對(duì)電網(wǎng)A相的跟蹤效果如圖7所示。

圖7 在單相電壓跌落情況下的電壓還原效果Fig.7 Voltage recovery results under single phase voltage dropping condition

從圖7可以看出，即便在A相電壓為0 V的情況下，EPLL-SSRF-SPLL與DDSRF-SPLL也能夠依據(jù)自己算法的優(yōu)越性還原出A相電壓，而SSRF-SPLL卻不能做到較為準(zhǔn)確的還原。

2.3 兩相電壓跌落

因三相電壓不平衡而出現(xiàn)兩相跌落的情況也很多見，仿真時(shí)假設(shè)A相電壓正常(311 V)、B相跌落30%(218 V)、C相跌落50%(156 V)。對(duì)三種鎖相算法鎖頻、鎖相效果進(jìn)行對(duì)比，對(duì)比結(jié)果如圖8所示。

從圖8(a)可以看出，EPLL-SSRF-SPLL與DDSRFSPLL都能夠迅速鎖定頻率，但SSRF-SPLL卻發(fā)生了幅度較大的振蕩，不能鎖定頻率。同樣，圖8(b)中，SSRFSPLL相位出現(xiàn)抖動(dòng)波動(dòng)，而 EPLL-SSRF-SPLL與DDSRF-SPLL算法能夠迅速準(zhǔn)確地鎖定相位。

圖8 兩相電壓跌落時(shí)頻率、相位鎖定情況Fig.8 Comparison of frequency and phase lock at two-phase voltage dropping

兩相電壓跌落時(shí)跟蹤效果如圖9所示。

圖9 兩相電壓跌落時(shí)跟蹤效果對(duì)比Fig.9 Comparison of tracking results at two-phase voltage dropping

與圖9(b)和9(c)中還原電壓相比，圖9(a)中還原電壓雖然與A相電壓比較接近，但在圖9(a)中還原電壓無(wú)法像圖9(b)和9(c)一樣很好地還原A相電壓。這是由SSRF-SPLL頻率和相位波動(dòng)造成的。由此可以得出結(jié)論，在兩相電壓跌落情況下SSRF-SPLL鎖相性能不佳。

2.4 頻率突變

當(dāng)頻率在0.04～0.2 s發(fā)生突變(頻率從50 Hz突減到40 Hz)時(shí)，SSRF-SPLL、EPLL-SSRF-SPLL與 DDSRFSPLL的鎖頻、鎖相效果如圖10所示。

圖10 頻率突變情況下頻率、相位鎖定Fig.10 Frequency and phase lock at frequency mutation

從圖10可以看出，三種方法在頻率突變情況下頻率和相位都能在較短時(shí)間內(nèi)跟上相應(yīng)電壓，由于兩個(gè)正弦函數(shù)(還原電壓和A相電壓)頻率和相位相等，使得還原電壓必定能跟上A相電壓。

2.5 電壓偏移

假設(shè)三相電壓整體向上偏轉(zhuǎn)30 V，頻率和相位鎖定情況如圖11所示。

圖11 電網(wǎng)電壓偏轉(zhuǎn)情況下頻率、相位鎖定對(duì)比Fig.11 Comparison of frequency and phase lock at grid voltage deflection

由圖11可以看出，SSRF-SPLL和DDSRF-SPLL能夠在這種情況下迅速實(shí)現(xiàn)頻率和相位的鎖定，而EPLL-SSRF-SPLL卻不能有效并快速地鎖定。

SSRF-SPLL、EPLL-SSRF-SPLL、DDSRF-SPLL 三種軟件鎖相方法在電壓偏轉(zhuǎn)情況下的還原電壓對(duì)電網(wǎng)A相的跟蹤效果如圖12所示。

圖12 電壓偏轉(zhuǎn)情況下跟蹤效果Fig.12 The tracking results at voltage deflection

由圖12可以看出，EPLL-SSRF-SPLL不能有效地跟蹤電網(wǎng)電壓，而SSRF-SPLL和DDSRF-SPLL卻能較好地鎖定電網(wǎng)頻率和相位。

3 結(jié)束語(yǔ)

本文簡(jiǎn)述了單同步坐標(biāo)系軟件鎖相環(huán)、雙同步坐標(biāo)系軟件鎖相環(huán)以及增強(qiáng)型軟件鎖相環(huán)的基本原理，并通過(guò)所建立的仿真模型，分析對(duì)比了三種鎖相環(huán)的電網(wǎng)監(jiān)測(cè)能力。

當(dāng)三相電壓平衡時(shí)，三種鎖相環(huán)都能夠鎖相，在相同的PI參數(shù)條件下，單同步坐標(biāo)系軟件鎖相環(huán)鎖相最快。單同步坐標(biāo)系軟件鎖相環(huán)在正序電壓檢測(cè)性能方面表現(xiàn)很好，速度也很快。但當(dāng)含有負(fù)序分量的情況如電網(wǎng)電壓?jiǎn)蜗喽搪?、雙相跌落及諧波注入時(shí)，單同步坐標(biāo)系軟件鎖相環(huán)不能準(zhǔn)確鎖相;而當(dāng)電壓發(fā)生偏移時(shí)，雙同步坐標(biāo)系軟件鎖相環(huán)要比增強(qiáng)型軟件鎖相環(huán)效果好。雙同步坐標(biāo)系軟件鎖相環(huán)對(duì)各種不同電壓狀況的適應(yīng)能力要更強(qiáng)些，并能夠較準(zhǔn)確且較快速地實(shí)現(xiàn)電壓頻率相位的跟蹤監(jiān)測(cè)。

［1］李波，姬勞.基于FPGA的三相電壓過(guò)零點(diǎn)高精度檢測(cè)［J］.低壓電器，2006(6):51 －55.

［2］郭雨梅，周曉章，陳曦.基于FPGA的新型數(shù)字鎖相倍頻方法［J］.儀表技術(shù)與傳感器，2010(5):60－62.

［3］ Chung S.A phase tracking system for three phase utility interface inverters［J］.IEEE Transactions on Power Electronics，2000，15(3):431－438.

［4］ Pedro R，Josep P，Joan B.Decoupled double synchronous reference frame PLL for power converters control［J］.IEEE Transactions on Power Electronics，2007，22(2):584 －592.

［5］田桂珍，王生鐵，林百娟.基于d-q變換的改進(jìn)型鎖相環(huán)設(shè)計(jì)［J］.內(nèi)蒙古工業(yè)大學(xué)學(xué)報(bào):自然科學(xué)版，2009，28(1):64－68.

［6］張治俊，李輝，張煦，等.基于單/雙同步坐標(biāo)系的軟件鎖相環(huán)建模和仿真［J］.電力系統(tǒng)保護(hù)與控制，2011，39(11):138 －144.

［7］周鵬，賀益康，胡家兵.電網(wǎng)不平衡狀態(tài)下風(fēng)電機(jī)組運(yùn)行控制中電壓同步信號(hào)的檢測(cè)［J］.電工技術(shù)學(xué)報(bào)，2008，23(5):108 －113.

［8］田桂珍，王生鐵，林百娟，等.電壓不平衡時(shí)風(fēng)電系統(tǒng)中基于雙同步變換的鎖相環(huán)設(shè)計(jì)［J］.電氣傳動(dòng)，2010，40(7):53 －57.

［9］張煦，周小鈴，王亞飛，等.電網(wǎng)電壓非理想工況下的軟件鎖相環(huán)比較與研究［C］//重慶市電機(jī)工程學(xué)會(huì)2010年學(xué)術(shù)會(huì)議，2010:845－850.

［10］徐健飛，龐浩，王贊基，等.新型全數(shù)字鎖相環(huán)的邏輯電路設(shè)計(jì)［J］.電網(wǎng)技術(shù)，2006，30(13):81－84.