高增益低功耗恒跨導軌到軌CMOS運放設計

趙毅，梁蓓

（貴州大學 理學院，貴州 貴陽 550025）

隨著人們對電子產品低功耗設計的提出，模擬電路、數(shù)?；旌想娐返墓ぷ麟妷涸谥饾u降低。然而低電壓導致了電路輸入共模范圍的變小，傳統(tǒng)的PMOS或NMOS差分對已不能滿足大的輸入共模范圍的要求[1]。同時，電壓降低，噪聲的影響就越來越顯著，為了得到高的信噪比，我們必須盡可能擴展輸入電壓的動態(tài)范圍，這樣，軌到軌運放就應運而生。

文中設計了一個3 V rail-to-rail運算放大器，采用最大電流選擇電路實現(xiàn)輸入級跨導恒定，推挽結構實現(xiàn)軌到軌輸出。

1 輸入級電路分析

由于NMOS、PMOS差分對的直流工作特性不同，使用互補差分輸入對會導致一些問題而限制電路的整體性能。當共模電平僅使一對輸入管導通時，共模抑制比會下降，還會引起輸入級跨導的變化，且雙輸入對工作時的跨導是單輸入對工作時跨導的兩倍，這會影響電路的環(huán)路增益和頻率補償[2]。在很多文獻中都有闡述如何實現(xiàn)輸入級跨導的恒定，歸納起來比較常用的有3種方法：1）三倍電流鏡技術。其缺點在于過于依賴電流的平方律模型，MOS管在強反型和弱反型時不能通用；2）使Vsgp+Vgsn保持不變以達到穩(wěn)定輸入跨導的目的。它的不足在于二極管連接形式的MOS管性能是其端電壓的函數(shù)，這樣跨導在輸入共模變化的范圍內不恒定；3）最大電流選擇電路，這種方法的原理是在共模電壓中間只允許一個差分對工作，其不足在于電路結構比較復雜。文中采用第3種方法來實現(xiàn)輸入級跨導的恒定。

2 最大電流選擇電路輸入級

軌到軌輸入的基本結構如圖1所示，當只有NMOS對工作時，輸入級跨導為 gmn=[2μncox（W/L）Iref]1/2；當只有 PMOS 對工作時，輸入級跨導為 gmp=[2μpcox（W/L）Iref]1/2，我們可以調整輸入級中N管和P管的寬長比使gmn=gmp。

圖1 軌到軌輸入級的基本結構Fig.1 Structure of rail-to-rail input stage

圖2給出了共模電壓在0～VDD之間變化時，輸入級總跨導（gmT）的變化情況：我們可以看出，當 VinCM→0時，只有 P管工作，gmn=gmp；當 VinCM→VDD 時，只有 N 管工作，gmT=gmn；當VinCM趨于中間電平時，N管、P管都工作，此時gmT=gmn+gmp=2gmn=2gmp，輸入級總跨導發(fā)生了兩倍的變化[6]，這會影響電路的增益和頻率補償。最大電流選擇電路[1－2]（如圖3所示）可以實現(xiàn)輸入級跨導的恒定，其工作原理如下：

圖2 輸入級跨導隨共模電壓的變化Fig.2 GmT versus the common-mode input voltage

當 Iin1＞Iin2時，由于電流鏡的作用，ID15=ID16=Iin1－Iin2，ID17=ID18=ID19=Iin2，則 Iout=ID15+ID17=（Iin1－Iin2）+Iin2=Iin1=Max（Iin1，Iin2）；

當 Iin1＞Iin2時，M15、M16 截止，ID17=ID18=Iin2， 則 Iout=ID16+ID17=Iin2=Max（Iin1，Iin2）；

當 Iin1=Iin2時，Iout=Iin1=Iin2=Max（Iin1，Iin2）；

由此可得，在共模電壓變化的過程中，最大電流選擇電路 始 終 選 擇 Iin1、Iin2中 的 較 大 值 輸 出 ，即 取 出 gmn（max）和 gmp（max），這樣就可以使輸入級總跨導達到一個恒定值。

圖3 最大電流選擇電路Fig.3 Max current selecting circuit

圖4 電流求和電路Fig.4 Summing circuit

3 電流求和電路

為了使反相的差分輸入電流能夠同相的驅動軌到軌輸出級，就要用到電流求和電路，但這會在頻率補償時帶來一些問題。如圖4所示，M25、M26為求和電路提供偏置電流IB，它包括輸入級電流 In和 M27、M28、M33、M34的偏置電流 IF。 由于NMOS差分對的電流隨共模電壓的變化而變化，其值可以從0變化到2In以上，其中In為NMOS差分對在共模電壓VinCM為中間時的值。所以M25、M26要能為NMOS差分對提供這樣的電流增量，還要能為電流求和電路提供最小靜態(tài)電流。

另一方面，當VinCM處于共模電壓中間值或VDD時，M25、M26中額外的偏置電流將流過M27～M34，這會改變這些管子中的靜態(tài)電流，進而改變它們的跨導和輸出電阻，從而引起運放零極點位置和低頻增益的變化[3]。

文中采用浮置電流源[4－5]來穩(wěn)定求和電路中的靜態(tài)電流，即把浮置電流源嵌入求和電路中，具體實現(xiàn)方式在運放的整體電路（如圖5所示）中給出。

圖5 運放的整體電路圖Fig.5 Circuit of the rail-to-rail operational amplifier

4 Class-AB輸出級

為使電源的利用效率達到最大，要求輸出級有盡可能大的擺幅和很小的靜態(tài)電流。B類輸出級可以滿足上述條件，但它存在嚴重的交越失真；A類輸出級不存在交越失真，但它的輸出級效率只有25%，折衷考慮選用AB類輸出級（如圖6所示）。

AB類輸出級由兩個共源級連接的輸出晶體管M41、M42組成，其關鍵在于保持兩個輸出晶體管柵極間電壓的恒定。浮置電流源由 M30、M31構成，二極管連接的 M37～M38、M39～M40 分 別 為 它 們 提 供 偏 置 。 M31、M37、M38、M41 和M32、M39、M40、M42 組成的兩個跨導線性環(huán)[5]，決定了輸出晶體管的靜態(tài)電流，穩(wěn)定兩個輸出管柵極間的電壓。

AB類輸出級的工作原理如下:Iin1和Iin2分別為兩個同相位的交流小信號電流源，設 Ib5=Ib6=Ib7=Ib8=I，Iin1=Iin2=0。 若（W/L）M29/（W/L）M38=1/2；（W/L）M30/（W/L）M39=1/2； 這樣 M31 和 M38、M37和M41為同一個柵源電壓；同理，M32和M39、M40和M42也為同一個柵源電壓。 若 Ids（M41）=mI，Ids（M42）=mI，則（W/L）M41/（W/L）M37=m；（W/L）M42/（W/L）M40=m；各管子的寬長比還滿足一下要求：（W/L）M42/（W/L）M41=（W/L）M40/（W/L）M37=（W/L）M39/（W/L）M38=（W/L）M32/（W/L）M31， 因為 A、B 間可視為一個浮動電壓源，交流小信號下可視為短路，即VA=VB。于是有兩種情況:1）當Iin1=Iin2＞0時，電流流入節(jié)點A和B，則節(jié)點A和 B的電壓升高，最終使 M41 截至、M42 導通，VA=VB=VDD；2）當 Iin1=Iin2＜0時，電流流出節(jié)點A和B，最終使M41導通、M42截至，VA=VB=0，從而實現(xiàn)了軌到軌輸出。

圖6 浮置電流源控制的AB類輸出級Fig.6 Class-AB output stage with floating current source control

文中采用了由兩個電流鏡M25、M26及M35、M36，共源共柵管M27、M28和M33、M34構成的特殊的求和電路。浮置電流源M31、M32穩(wěn)定輸入級電流的變化，它產生的電流流過M28、M34。輸入差分對的電流在M27的源極匯集，該電流被M25、M26鏡像，在M28的源極又被減掉。這樣 M28、M34中的電流就與浮置電流AB類控制晶體管M31、M32中的電流一樣并保持不變。采用這種結構的好處是輸出級的偏置不受輸入共模電壓的影響。

由于采用了浮置電流AB類控制，電源電壓的變化會影響輸出晶體管中的靜態(tài)電流，為了消除輸出晶體管中靜態(tài)電流隨電源電壓變化的敏感性，在浮置電流控制AB類左側支路再引入一個結構完全相同的浮置電流源M29、M30（如圖5所示）。

為避免出現(xiàn)正的零點，文中通過共源共柵管的路徑來作米勒補償，且米勒電容值C1=C2=1 pF。

5 仿真結果

整個電路采用CSMC的0.5 μmCMOS工藝參數(shù)設計，經過Cadence仿真顯示，運放可以實現(xiàn)軌到軌輸入/輸出（如圖7所示），其幅頻特性如圖8所示，整個電路在3 V電源下工作，靜態(tài)功耗僅為0.206 mW，驅動10 pF的容性負載時，增益高達100.4 dB，單位增益帶寬約為4.2 MHz，相位裕度為63°。

圖7 運放軌到軌輸入、輸出特性Fig.7 Input/output characters of the opamp

圖8 運放的幅頻特性Fig.8 Amplitude/phase characters of the poamp

6 結束語

本文設計了一個具有高增益且功耗相對較低的恒跨導軌到軌CMOS運算放大器，輸入級采用最大電流選擇電路來獲得恒定跨導，輸出級采用浮置電流源控制的AB類輸出結構，最后仿真的結果表明，運放的各項性能均達到了預定的設計要求。

[1]陳斯，惲廷華.采用最大電流選擇的恒定跨導Rail-to-Rail CMOS運放輸入級[J].電路與系統(tǒng)學報，2006（12）:120-122.CHEN Si，YUN Ting-hua.The input stage of constant-gm rail-to-rail CMOS opamp with max current selecting circuit[J].Joutnal of Circuit and Systems，2006（12）:120-122.

[2]王紅燕，陳向東.恒定跨導Rail-to-Rail CMOS運放設計[J].微電子學與計算機，2008（4）:102-103.

WANG Hong-yan，CHEN Xiang-dong.Design of a constant transconductance rail-to-rail CMOS operational amplifiers[J].Microelectronics&Computer，2008（4）:102-103.

[3]張紅強，李攀.高性能Rail-to-Rail恒定跨導CMOS運算放大器[J].微電子學與計算機，2008（3）:168-169.

ZHANG Hong-qiang，LI Pan.High-performance rail-to-rail constant-gm CMOS operational amplifier[J].Microelectronics&Computer，2008（3）:168-169.

[4]Hogervorst R，Tero J P，Eschauzier RGH.A compact powerefficient 3V CMOS Rail-to-Rail input/output operational amplifier for VLSI cell libraries[C].ISSCC’94.San Francisco，CA，1994:244-245.

[5]Klass-Jan，Langen D，Huijsing H.Compactlow-voltage power-efficient operational amplifier cells for VLSI[J].IEEE J Solid-State Circuit，1998（33）:1482-1496.

[6]LIN Chi-Hung，Ismail M.Robust design of LV/LP lowdistortion CMOS rail-to-rail input stages[J].Analog Integrated Circuit and Signal Processing，1999（21）：153-162.

[7]Willy M.C.SANSEN.Analog Design Essentials[M].Catholic University，Leuven，Belgium.Published by Springer，2007.