基于FPGA的頻率特性測試儀的設(shè)計

歐亞軍　陳杰

摘要：為設(shè)計一款便攜式頻率特性測試儀，該系統(tǒng)以大規(guī)模可編程邏輯器件為實現(xiàn)載體，采用了基于FPGA體系結(jié)構(gòu)的集成化設(shè)計方案，以VHDL為設(shè)計語言，設(shè)計了包含掃頻信號源、測幅、測相及顯示等電路，系統(tǒng)經(jīng)峰值檢測和相位檢測分別完成了被測網(wǎng)絡(luò)的幅頻和相頻特性測量及曲線顯示，經(jīng)調(diào)試功能上能滿足大部分系統(tǒng)要求，對RC串并聯(lián)電路進行測量誤差為0.4%；該系統(tǒng)具有操作簡單、成本低廉、性能穩(wěn)定等特點，具有較強的實用價值與發(fā)展前景。

關(guān)鍵詞：頻率特性； 現(xiàn)場可編程門陣列； 直接數(shù)字頻率合成DDS； 正弦信號

中圖分類號：TN964?34 文獻標(biāo)識碼：A 文章編號：1004?373X（2013）02?0113?03

在電子測量中，經(jīng)常需要對電路網(wǎng)絡(luò)的阻抗特性和傳輸特性進行測量，其中傳輸特性包括增益和衰減特性、幅頻特性、相頻特性等。用來測量這些特性的儀器稱為頻率特性測試儀，簡稱掃頻儀。目前市場上頻率特性測試儀有模擬式和數(shù)字式兩種，它們都存在體積大、價格貴、操作復(fù)雜的缺點，在實際應(yīng)用中用戶很難接受。本文采用了現(xiàn)場可編程門陣列（FPGA）及外圍測量電路設(shè)計了一種簡易便攜式的頻率特性測試儀，其性能上能滿足大部分系統(tǒng)要求的頻率響應(yīng)特性的測量，具有較高的實用價值。

1 系統(tǒng)總體設(shè)計

本系統(tǒng)以FPGA以核心，由掃頻信號源、測幅電路、測相電路、有效值檢測、整形電路、LCD觸摸屏等模塊構(gòu)成。系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示。系統(tǒng)工作時，由掃頻信號源輸出頻率可步進的正弦信號作為被測網(wǎng)絡(luò)的輸入信號，信號經(jīng)過被測網(wǎng)絡(luò)一路送到有效值檢測電路中進行幅值檢測，該幅度值與與掃頻信號源輸出信號的幅值進行比較，得到該點的幅頻響應(yīng)；另一路信號送到整形電路限幅整形后送至FPGA內(nèi)部的測相電路進行相位差的測量，將相位差與信號的整個周期進行比較，就可以得到該點的相頻響應(yīng)。

2 系統(tǒng)主要模塊設(shè)計

2.1 掃頻信號源的設(shè)計

直接數(shù)字式頻率合成DDS具有相對帶寬高，頻率轉(zhuǎn)換時間短，頻率分辨率高，及輸出相位連續(xù)，頻率、相位和幅度均可實現(xiàn)程控的優(yōu)點，掃頻信號源選擇采用DDS信號源。實現(xiàn)過程如圖2所示，將待產(chǎn)生的正弦波數(shù)據(jù)存入波形存儲器中，在時鐘信號fclk的控制下，通過由頻率控制字M控制的相位累加器輸出相位碼，將存儲于波形存儲器中的波形量化采樣數(shù)據(jù)值讀出，經(jīng)D/A轉(zhuǎn)換成模擬信號，再經(jīng)低通濾波器濾去除2.2 幅頻特性測量模塊

該模塊首先對被測網(wǎng)絡(luò)的輸出信號進行峰值檢測，檢測出來的峰值經(jīng)A/D轉(zhuǎn)換器量化成數(shù)字信號，送入到FPGA內(nèi)部的測幅電路中完成處理運算得到網(wǎng)絡(luò)的幅頻特性。峰值檢測選用LF398構(gòu)成采樣-保持電路，對輸入和輸出信號進行采樣，篩選出峰值并予以保持。A/D轉(zhuǎn)換選用TI公司生產(chǎn)的8位閃速結(jié)構(gòu)數(shù)模轉(zhuǎn)換器TLC5510，它采用CMOS工藝制造，可提供最小20 MS/s的采樣率。峰值檢測及A/D轉(zhuǎn)換電圖如圖4所示。

3 相頻特性測量模塊

該模塊采用相位—時間轉(zhuǎn)化法。掃頻信號經(jīng)過被測網(wǎng)絡(luò)只是相位和幅度發(fā)生了變化，而頻率保持不變。將被測網(wǎng)絡(luò)的輸入輸出信號分別通過LM393整形電路變成方波信號，電圖如圖5所示，將得到的兩路方波信號同時送入FPGA測相電路中進行異或運算，運算后產(chǎn)生脈寬為Tx，周期為T的方波，測相電路只要測出Tx/T，相位差的大小也就確定了。

相位的超前與滯后的判斷則通過D觸發(fā)器來完成，將整形后的被測網(wǎng)絡(luò)的輸入信號V1′加到D觸發(fā)器的D端，將整形后被測網(wǎng)絡(luò)的輸出信號V2′作為觸發(fā)器的CP信號，若V2′超前V1′，則對應(yīng)V2′上升沿處，V1′為0，則D觸發(fā)器輸出為0。反之，V2′滯后V1′，則D觸發(fā)器輸出為1。波形如圖6所示。

4 LCD觸摸屏模塊

本系統(tǒng)選用320×240圖形點陣液晶顯示模塊，顯示測量得到的電路網(wǎng)絡(luò)頻率特性曲線、漢字、字母、數(shù)字、圖形等； 在液晶顯示模塊的基礎(chǔ)上再增加觸摸面板。

使用戶更方便地在屏幕上對各參量進行控制，將輸入界面和輸出界面一體化，使人機界面更加優(yōu)秀。由于液晶顯示控制時序比較復(fù)雜，本系統(tǒng)采用FPGA將處理后的數(shù)據(jù)經(jīng)過緩存后送入單片機中進行顯示控制?？刂七^程中在界面底層通過程序繪制頻率特性直角坐標(biāo)系，在上方圖層繪制一道可以左右移動的屏標(biāo)。通過按鈕（設(shè)置為低電平觸發(fā)中斷）控制其移動。將要顯示的參數(shù)分布顯示在屏幕上。

5 系統(tǒng)軟件設(shè)計

系統(tǒng)軟件設(shè)計主要由C語言和VHDL語言編寫完成，前者主要完成顯示控制，后者設(shè)計包括監(jiān)控模塊、測試功能管理模塊、DDS控制模塊、掃頻測試模塊、數(shù)據(jù)處理模塊等。系統(tǒng)軟件主流程如圖7所示。

6 測試結(jié)果

為了驗證該頻率特性測試儀的性能，對圖8中RC串并聯(lián)電路進行了測試，顯示的頻率特性曲線如圖9所示。理論計算可得：電路中心頻率[f0=ω02π=12πRC=99.60 Hz]，頻率特性測量儀測量中心頻率[f0=100

7 結(jié) 語

本系統(tǒng)在完成軟硬件設(shè)計調(diào)試以后，對RC串并聯(lián)網(wǎng)絡(luò)進行了幅頻特性測試。在測試中，系統(tǒng)工作穩(wěn)定，較好地顯示了測試電路的幅頻、相頻特性曲線，測量精度高，實時性強；本系統(tǒng)已成功運用FPGA設(shè)計了一種結(jié)構(gòu)簡單、成本低廉的頻率特性測試儀，為以后設(shè)計便攜式頻率特性測試儀提供了參考和依據(jù)。

參考文獻

[1] 施智強.頻率特性測試儀[J].電子設(shè)計工程，2008（12）：7?13

[2] 祝曉東.基于SoC單片機的頻率特性測試儀設(shè)計[J].計算機測量與控制，2008（5）：20?23.

[3] 貝耶爾.數(shù)字信號處理的FPGA實現(xiàn)[J].北京：清華大學(xué)出版社，2011.

[4] 馬克斯菲爾德.FPGA權(quán)威指南[M].北京：人民郵電出版社，2012.

[5] 劉同法.C51單片機C程序模板與應(yīng)用工程實踐[M].北京：北京航空航天大學(xué)出版社，2010.

[6] 文時祥，趙菁.基于DSP的頻率特性測試儀設(shè)計[J].電子科技，2011（5）：41?43.