功率VDMOS器件的新型SPICE模型

朱榮霞 黃 棟 馬德軍 王錦春 孫偉鋒 張春偉

(1 東南大學(xué)國(guó)家專用集成電路系統(tǒng)工程技術(shù)研究中心，南京210096)

(2 中國(guó)空空導(dǎo)彈研究院紅外探測(cè)器技術(shù)航空科技重點(diǎn)實(shí)驗(yàn)室，洛陽(yáng)471009)

垂直雙擴(kuò)散金屬氧化物場(chǎng)效應(yīng)晶體管(VDMOS 器件)是新一代的電力電子開(kāi)關(guān)器件.由于具有獨(dú)特的高輸入阻抗、低驅(qū)動(dòng)功率、優(yōu)越的頻率特性及低噪聲等優(yōu)點(diǎn)［1－3］，VDMOS 器件成為當(dāng)前半導(dǎo)體分立器件中的高端產(chǎn)品，應(yīng)用范圍廣，市場(chǎng)需求大，發(fā)展前景好.目前，VDMOS 器件主要應(yīng)用于電機(jī)調(diào)速、逆變器、電子開(kāi)關(guān)及汽車電器等領(lǐng)域［4－5］.而SPICE 模型是連接半導(dǎo)體器件物理與電路的橋梁，VDMOS 器件的廣泛應(yīng)用使得人們對(duì)其SPICE 模型的需求越來(lái)越大.

針對(duì)VDMOS 器件的SPICE 模型，Sanchez等［6］初步建立了一種包含準(zhǔn)飽和效應(yīng)的模型，但是該模型沒(méi)有考慮積累區(qū)電阻寄生結(jié)型場(chǎng)效應(yīng)晶體管(JFET)的溝道夾斷對(duì)于器件特性的影響.Victory 等［7］建立了一種基于表面勢(shì)的VDMOS 模型，但該模型僅考慮了寄生JFET 溝道未夾斷的情況，且對(duì)漂移區(qū)電阻的計(jì)算并不精確.Chauhan等［8］將VDMOS 器件看成一個(gè)普通的N 溝道金屬氧化物半導(dǎo)體(NMOS)串聯(lián)一個(gè)受柵壓和漏壓控制的電阻，該電阻僅僅由一個(gè)沒(méi)有物理意義的經(jīng)驗(yàn)公式給出，因此，該模型無(wú)法準(zhǔn)確描述外界電壓的變化對(duì)VDMOS 器件內(nèi)部特性造成的改變.鑒于已有VDMOS 模型精確度差等問(wèn)題，至今為止，沒(méi)有一個(gè)標(biāo)準(zhǔn)的SPICE 模型可以描述VDMOS 器件的特性.

本文在經(jīng)典的MOS 模型——BSIM3v3 模型的基礎(chǔ)上，建立了一套新的描述VDMOS 器件電學(xué)特性的SPICE 模型.為了準(zhǔn)確描述VDMOS 器件的電學(xué)特性，除了考慮外部節(jié)點(diǎn)柵極、源極、漏極之外，還增加了4 個(gè)內(nèi)部節(jié)點(diǎn)，并將VDMOS 器件視為1 個(gè)普通NMOS 與4 個(gè)電阻的串聯(lián).

1 VDMOS 器件結(jié)構(gòu)及SPICE 模型

圖1 VDMOS 器件的元胞剖面圖

VDMOS 器件通常采用多元胞并聯(lián)的結(jié)構(gòu)，以增大通態(tài)電流.圖1為VDMOS 器件的元胞結(jié)構(gòu)圖.圖中，Lt為器件積累區(qū)的長(zhǎng)度.可以看出，VDMOS 器件沿柵漏軸線對(duì)稱.如圖1所示，本文模型在源極(S)、柵極(G)、漏極(D)3 個(gè)外部節(jié)點(diǎn)的基礎(chǔ)上又增加了4 個(gè)內(nèi)部節(jié)點(diǎn)，并分別將節(jié)點(diǎn)3 與節(jié)點(diǎn)4、節(jié)點(diǎn)4 與漏極D 之間的區(qū)域定義為C 區(qū)和E區(qū).不同的區(qū)域?qū)τ赩DMOS 器件電學(xué)特性的影響是不同的.如圖2所示，可將VDMOS 器件視為1個(gè)普通NMOS 器件與4 個(gè)電阻R1，R2，R3，R4的串聯(lián).可將VDMOS 器件的源極、柵極及節(jié)點(diǎn)1 視為1 個(gè)普通的NMOS 器件.柵極電壓的變化可使積累區(qū)產(chǎn)生的電荷出現(xiàn)積累和耗盡2 種狀態(tài)，故節(jié)點(diǎn)1，2 之間的區(qū)域?qū)τ赩DMOS 器件的影響可被視為1 個(gè)積累區(qū)電阻R1.2 個(gè)P+體區(qū)與N－外延層組成1 個(gè)寄生JFET 結(jié)構(gòu)，隨源極、節(jié)點(diǎn)2 與節(jié)點(diǎn)3 電壓的變化，寄生JFET 結(jié)構(gòu)的溝道耗盡或夾斷，故在節(jié)點(diǎn)2，3 之間引入了寄生JFET 電阻R2.考慮到VDMOS 器件的電流路徑在C 區(qū)與E 區(qū)是不同的［7］，故將這2 個(gè)區(qū)域的電阻分別用R3和R4表示.只需要建立這4 個(gè)電阻的模型，便可得到VDMOS 器件的SPICE 模型.

圖2 VDMOS 器件的SPICE 模型結(jié)構(gòu)圖

2 模型建立

2.1 積累區(qū)電阻R1

2.1.1 電流模型

在VDMOS 器件內(nèi)部，沿x 軸方向流過(guò)積累區(qū)的電流為

式中，W 為器件的寬度;μN(yùn)－eff為積累區(qū)的有效遷移率;Vg2為器件在積累區(qū)內(nèi)的準(zhǔn)費(fèi)米勢(shì);QN－為積累區(qū)內(nèi)載流子的電荷，由積累區(qū)雜質(zhì)電離引入的自由電子和柵極感應(yīng)電荷Qin兩個(gè)部分組成，即

式中，q 為電子電荷;NN－，tsi分別為積累區(qū)的摻雜濃度及厚度.

將式(2)代入式(1)，沿x 軸從節(jié)點(diǎn)1 到節(jié)點(diǎn)2對(duì)式(1)進(jìn)行積分可得［9］

式中，V1，V2分別為節(jié)點(diǎn)1 與節(jié)點(diǎn)2 的電壓;V21=V2－V1.由式(3)可以看出，只要計(jì)算出Qin所在的積分項(xiàng)，就可以得出積累區(qū)的電流.

柵氧及積累區(qū)組成的結(jié)構(gòu)類似于一個(gè)N 阱-P溝道金屬氧化物半導(dǎo)體(PMOS)結(jié)構(gòu).通過(guò)解泊松方程，得到積累區(qū)的柵極感應(yīng)電荷Qin為［10］

式中，Cox為單位面積的柵氧化層電容;γG2為與工藝相關(guān)的體效應(yīng)系數(shù);ψs為積累區(qū)的表面電勢(shì);φt為熱電壓.當(dāng)ψs＞0 時(shí)，積累區(qū)表面積累電子，Qin＜0;反之，積累區(qū)表面耗盡或反型，Qin＞0.

當(dāng)積累區(qū)處于強(qiáng)反型狀態(tài)時(shí)，本文將Qin視為一個(gè)常數(shù)Qdep0，即

式中，Δφt為與熱電壓相關(guān)的參數(shù);φFg為積累區(qū)的費(fèi)米勢(shì).

當(dāng)積累區(qū)處于積累狀態(tài)時(shí)，Qin幾乎隨柵壓VG與Vg2的電壓差VGg2線性變化.令VFBg2為積累區(qū)的平帶電壓，當(dāng)積累區(qū)處于積累狀態(tài)時(shí)，柵極感應(yīng)電荷為

為了使用統(tǒng)一的公式來(lái)描述積累區(qū)處于積累狀態(tài)和強(qiáng)反型狀態(tài)時(shí)柵極感應(yīng)電荷與VGg2的關(guān)系，引入了表面等效電荷Qina［11］，即

式中，VGg2q為VGg2的有效值;Δ 為與工藝相關(guān)的參數(shù);VGg2min為Qina=Qdep0時(shí)VGg2q的值.因此

將式(7)代入式(3)得

令VG1=VG－V1，VG2=VG－V2.當(dāng)VGg2=VG1，VGg2=VG2時(shí)，VGg2的值分別為VG1q，VG2q.將式(8)代入式(10)中的積分項(xiàng)簡(jiǎn)化積分結(jié)果，得到

式中，V21q=VG2q－VG1q.

2.1.2 遷移率模型

VDMOS 器件在積累區(qū)的遷移率受橫向、縱向電場(chǎng)影響.在一定范圍內(nèi)，橫向電場(chǎng)越強(qiáng)，積累區(qū)自由電子的速度越快;但當(dāng)橫向電場(chǎng)過(guò)強(qiáng)時(shí)，積累區(qū)自由電子的速度則會(huì)達(dá)到飽和.縱向電場(chǎng)越強(qiáng)，積累區(qū)自由電子的運(yùn)動(dòng)越趨近于積累區(qū)表面，有效遷移率越低.遷移率的經(jīng)驗(yàn)?zāi)Ｐ蜑?/p>

式中，μ0為不考慮橫向、縱向電場(chǎng)影響時(shí)的遷移率;Esat為載流子速度飽和時(shí)的橫向電場(chǎng).

將式(11)和(12)代入式(10)，即可得出完整的積累區(qū)電流，進(jìn)而可由R1=V21/I21得到積累區(qū)的等效電阻.

2.2 寄生JFET 電阻R2

假設(shè)P+體區(qū)與N－外延層組成的寄生JFET的溝道(N－外延層)是線性緩變摻雜的，且其組成的PN 結(jié)為單邊突變PN 結(jié).圖3為寄生JFET 電阻及C 區(qū)、E 區(qū)電阻的示意圖.圖中，寄生JFET 耗盡層的厚度為Xh(y)，其溝道的半壁厚度為b(y)=Lt/2－Xh(y);L 為寄生JFET 的溝道長(zhǎng)度;α≈45°為C 區(qū)電流路徑與y 軸的夾角［7］;Wt為器件的長(zhǎng)度;Wj為節(jié)點(diǎn)2 到P+體區(qū)下邊界的厚度;Wc為節(jié)點(diǎn)3 和節(jié)點(diǎn)4 之間區(qū)域的寬度;Le為節(jié)點(diǎn)2 到N－外延層底部的厚度;LV為節(jié)點(diǎn)2 到N+襯底底部的厚度;W1為PN 結(jié)產(chǎn)生的耗盡層的厚度.節(jié)點(diǎn)3 所在的垂直于y 軸的虛線表示電壓為V3的等勢(shì)線.

圖3 寄生JFET 電阻及C 區(qū)、E 區(qū)的電阻示意圖

寄生JFET 溝道的耗盡層厚度為

式中，ξ0為真空介電常數(shù);ξS為硅材料的介電常數(shù);ND為N－外延層的摻雜濃度;V(y)為以節(jié)點(diǎn)2為參考點(diǎn)的溝道電勢(shì);VBJ為PN 結(jié)的接觸勢(shì)壘高度;VS2為源極電壓VS與V2之間的電壓差，即VS2=VS－V2.

2.2.1 線性區(qū)電流模型

根據(jù)歐姆定律，得到寄生JFET 的溝道電流密度為

式中，μn為寄生JFET 溝道的多數(shù)載流子遷移率.

考慮到該寄生JFET 為對(duì)稱柵結(jié)構(gòu)，則寄生JFET 的溝道總電流為

將電流IC沿溝道從y=0 積分到y(tǒng)=L，即可得到肖克萊理論公式.將其簡(jiǎn)化得到JFET 在線性區(qū)的電流方程為

式中，工藝參數(shù)β =ξ0ξSμn/Lt;VT為閾值電壓;V32為節(jié)點(diǎn)3 與節(jié)點(diǎn)2 之間的電壓差，即V32=V3－V2.

2.2.2 飽和區(qū)電流模型

當(dāng)V32增加到寄生JFET 的溝道夾斷電壓V32sat時(shí)，寄生JFET 的溝道開(kāi)始夾斷.隨著V32的增大，夾斷點(diǎn)到節(jié)點(diǎn)2 區(qū)域內(nèi)(導(dǎo)電溝道區(qū))的壓差始終為V32sat，夾斷點(diǎn)向節(jié)點(diǎn)2 移動(dòng)，電壓降V32－V32sat落在溝道夾斷區(qū)，進(jìn)入導(dǎo)電溝道區(qū)的載流子將受溝道夾斷區(qū)電場(chǎng)的作用而漂移到節(jié)點(diǎn)3.因此，夾斷區(qū)的漏極電流仍由導(dǎo)電溝道區(qū)的漂移電流決定.

當(dāng)V32=V32sat時(shí)，I32lin的值即為飽和電流I32sat.將V32sat=VS2－VT替換式(16)中的V32得

為考慮溝道長(zhǎng)度調(diào)制效應(yīng)，引入溝道調(diào)制系數(shù)λ=(ΔLV32)/L，其中ΔL 為寄生JFET 溝道夾斷區(qū)的長(zhǎng)度，則修正后的飽和電流為

為使寄生JFET 線性區(qū)電流與飽和區(qū)電流連續(xù)，引入節(jié)點(diǎn)2 與節(jié)點(diǎn)3 之間的有效電壓V32eff［12］，即

式中，δ 為V32eff的修正參數(shù).

最終得到寄生JFET 區(qū)的電流方程為

同樣，可由R2=V32/I32得到寄生JFET 電阻.

2.3 C 區(qū)電阻R3 及E 區(qū)電阻R4

在VDMOS 器件的C 區(qū)，由式(13)可得，該處由PN 結(jié)產(chǎn)生的耗盡層的厚度為

C 區(qū)的電阻由耗盡區(qū)的邊界決定，根據(jù)Victory 等［7］提出的方法可以得到電阻R3為

式中，ρ 為N－漂移區(qū)的電阻率;η 為參數(shù).

在E 區(qū)，電流路徑的橫截面保持不變，因此該區(qū)域的電阻R4只與節(jié)點(diǎn)3，4 之間區(qū)域的寬度Wc有關(guān).本文忽略漏端金屬的電阻，則電阻R4可表示為

式中，ρN為N+襯底的電阻率.

3 模型驗(yàn)證

本文采用關(guān)態(tài)擊穿電壓為625 V 的VDMOS器件來(lái)驗(yàn)證所建立的模型.圖4給出了在提模軟件MBP 中，使用本文所建模型對(duì)VDMOS 器件提模得到的擬合結(jié)果.由圖可知，該VDMOS 器件的準(zhǔn)飽和效應(yīng)嚴(yán)重，同時(shí)，基于本文模型得到的仿真值可以精確地?cái)M合器件的準(zhǔn)飽和區(qū)、飽和區(qū)及線性區(qū).因此，本文提出的建模思路及方法是有效的.

圖4 仿真值與測(cè)試值的擬合結(jié)果

4 結(jié)語(yǔ)

本文建立了功率VDMOS 器件的SPICE 模型.在VDMOS 器件源極、漏極、柵極3 個(gè)外部節(jié)點(diǎn)的基礎(chǔ)上又增加4 個(gè)內(nèi)部節(jié)點(diǎn)，分段考慮了各個(gè)節(jié)點(diǎn)之間器件的結(jié)構(gòu)特征.通過(guò)將VDMOS 器件視為1 個(gè)普通NMOS 與4 個(gè)電阻的串聯(lián)，準(zhǔn)確有效地計(jì)算這4 個(gè)電阻的阻值，建立了精確的VDMOS 器件的SPICE 模型.經(jīng)驗(yàn)證，該模型具有高的精確度，可以準(zhǔn)確地?cái)M合VDMOS 器件線性區(qū)、飽和區(qū)、準(zhǔn)飽和區(qū)的電學(xué)特性.

References)

［1］Zhang Long，Yu Huilin，Wu Yifan，et al.On state output characteristics and transconductance analysis of high voltage(600V)SJ－VDMOS［C］//Proceedings of 2012 IEEE International Conference on Solid-State and Integrated-Circuit Technology.Xi′an，China，2012:1－3.

［2］Messaadi Lotfi，Smail Toufik.The electro－thermal sub circuit model for power MOSFETs［J］.Microelectronics and Solid State Electronics，2012，1(2):26－32.

［3］Duan Baoxing，Yang Yintang.Power VDMOS transistor with the step oxide trench breaks the limit line of silicon［J］.Micro ＆Nano Letters，2011，6(9):777－780.

［4］Bao Jiaming，Qi Haochen，Zhang Jian，et al.VDMOS modeling for IC CAD［C］//Proceedings of 2011 IEEE Joint International Information Technology and Artificial Intelligence Conference.Chongqing，China，2011:245－249.

［5］Antonios Bazigos，F(xiàn)rancoins Krummenacher，Jean Michel Sallese，et al.A physics－based analytical compact model for the drift region of the HV－MOSFET［J］.IEEE Transactions on Electron Devices，2011，58(6):1710－1721.

［6］Sanchez J L，Gharbi M，Tranduce H，et al.Quasisaturation effect in high－voltage VDMOS transistor［J］.Solid-State and Electron Devices，1985，132(1):42－46.

［7］Victory J J，Sanchez J L，Demassa T A，et al.A static，physical VDMOS model based on the charge－sheet model［J］.IEEE Transactions on Electron Devices，1996，43(1):157－164.

［8］Chauhan Y S，Anghel C，Krummenacher F，et al.A compact DC and AC model for circuit simulation of high voltage VDMOS transistor［C］//Proceedings of the 7th International Symposium on Quality Electronic Design.San Jose，CA，USA，2006:109－114.

［9］Jia Kan，Sun Weifeng，Shi Longxing.A novel surface potential－based short channel MOSFET model for circuit simulation［J］.Microelectronics Journal，2011，42(10):1169－1175.

［10］Tsividis Yannis.Operation and modeling of the MOS transistor［M］.New York:McGraw－Hill，1999.

［11］Shi Longxing，Jia Kan，Sun Weifeng.A novel compact high－voltage LDMOS transistor model for circuit simulation［J］.Electron Devices，2013，60(1):346－353.

［12］Liu William.MOSFET models for SPICE simulation，including BSIM3v3 and BSIM4［M］.New York:Wiley，2001.