低導(dǎo)通電阻MOSFET測(cè)試中的自動(dòng)校驗(yàn)技術(shù)

顧漢玉，廖遠(yuǎn)光

（華潤賽美科微電子（深圳）有限公司，廣東 深圳 518116）

MOSFET （Metal-Oxide-SemiconductorField-Effect Transistor）是金屬-氧化層-半導(dǎo)體場(chǎng)效晶體管的簡(jiǎn)稱，中文簡(jiǎn)稱MOS管，是一種典型的半導(dǎo)體功率器件。隨著半導(dǎo)體技術(shù)的不斷進(jìn)步，MOS管性能提升明顯，應(yīng)用日益廣泛。電源控制和電源轉(zhuǎn)換是MOS管大量使用的一個(gè)重要領(lǐng)域，在這類應(yīng)用中，MOS管通常作為開關(guān)使用，導(dǎo)通電阻是最為關(guān)鍵的參數(shù)之一，直接影響到應(yīng)用電路的穩(wěn)定性。因此，導(dǎo)通電阻的準(zhǔn)確測(cè)量成為MOS測(cè)試的重點(diǎn)。

1 低導(dǎo)通電阻MOS管簡(jiǎn)介

MOS管按照柵極的功能可分為增強(qiáng)型和耗盡型，按照溝道的材料類型可分為P溝道或N溝道，兩種組合起來共四種類型，一般主要應(yīng)用的為增強(qiáng)型的NMOS管和增強(qiáng)型的PMOS管。與傳統(tǒng)的晶體管相比，MOS管具有開關(guān)速度快、輸入阻抗高、安全工作區(qū)大、熱穩(wěn)定性好等優(yōu)點(diǎn)[1]。MOS管的主要參數(shù)有：

V（BR）DS：漏源極擊穿電壓；

RDS（on）：MOS導(dǎo)通時(shí)漏源之間的電阻；

RDS（on）＠ID：漏極工作電流為 ID時(shí)的漏源極導(dǎo)通電阻；

ID：最大漏極工作電流；

PD：最大漏極耗散功率。

半導(dǎo)體廠家設(shè)計(jì)了多種規(guī)格的MOS管滿足各種不同的應(yīng)用需求。漏源極擊穿電壓的范圍從幾伏到上千伏，最大漏極耗散功率從幾瓦到幾百瓦，導(dǎo)通電阻從幾毫歐到數(shù)百歐，設(shè)計(jì)工程師可以選擇合適的型號(hào)滿足設(shè)計(jì)要求。

隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，MOS管的性能不斷提升，擊穿電壓越來越高，導(dǎo)通電阻越來越小，很多產(chǎn)品的導(dǎo)通電阻已經(jīng)在毫歐的量級(jí)（稱為低導(dǎo)通電阻MOS管），這對(duì)于產(chǎn)品應(yīng)用非常有利，可以降低MOS管的功耗，實(shí)現(xiàn)更大的工作電流，也提高了電路的轉(zhuǎn)換效率。

2 MOS管測(cè)試

在MOS管生產(chǎn)制造過程中，測(cè)試是保證其質(zhì)量及剔除不良品的重要環(huán)節(jié)。測(cè)試通常由自動(dòng)測(cè)試設(shè)備ATE（Automatic Test Equipment）、機(jī)械手（HANDLER）、 負(fù) 載 板（LOADBOARD，也叫 DUT板）等構(gòu)成的系統(tǒng)來完成。典型MOS管測(cè)試系統(tǒng)結(jié)構(gòu)如圖1所示。

圖1 典型MOS管測(cè)試系統(tǒng)

ATE是由測(cè)試儀和計(jì)算機(jī)組合而成的測(cè)試系統(tǒng)，擁有各種參數(shù)測(cè)試必須的各種資源，包括精密測(cè)量單元PMU （Precision Measurement Unit）、 器件供電單元 DPS（Device Power Supplies）、高速存儲(chǔ)器（Pattern Memory）、向量生成器、繼電器控制矩陣等。負(fù)載板是把測(cè)試儀資源信號(hào)轉(zhuǎn)換為被測(cè)IC所需信號(hào)的電路模塊。機(jī)械手作用是：通過機(jī)械裝置，依次逐個(gè)將需要測(cè)試的IC連接到測(cè)試回路中，并根據(jù)測(cè)試機(jī)測(cè)試的結(jié)果（PASS/FAIL），將被測(cè)IC放到相應(yīng)的料管中，從而實(shí)現(xiàn)良品與不良品的篩選。

測(cè)試是由HANDLER觸發(fā)測(cè)試儀ATE根據(jù)計(jì)算機(jī)程序控制的電流電壓信號(hào)通過負(fù)載板加到被測(cè)IC，再根據(jù)測(cè)試儀采集回的數(shù)據(jù)進(jìn)行判斷并返回測(cè)試結(jié)果給HANDLER進(jìn)行篩選的過程。

對(duì)于較小電阻的測(cè)量（如參數(shù) Rds（on）），采用的是開爾文測(cè)試（或稱四線測(cè)試法），如圖2所示。開爾文連接有兩個(gè)要求：對(duì)于每個(gè)測(cè)試點(diǎn)都有一條激勵(lì)線F和一條檢測(cè)線S，兩者嚴(yán)格分開，各自構(gòu)成獨(dú)立回路；同時(shí)要求S線必須接到一個(gè)有極高輸入阻抗的測(cè)試回路上，使流過檢測(cè)線S的電流極小，近似為零。圖2中r表示引線電阻和探針與測(cè)試點(diǎn)的接觸電阻之和。由于流過測(cè)試回路的電流為零，在 r3、r4上的壓降也為零，而激勵(lì)電流i在r1、r2上的壓降不影響i在被測(cè)電阻上的壓降，所以電壓表可以準(zhǔn)確測(cè)出Rt兩端的電壓值，從而準(zhǔn)確測(cè)量出Rt的阻值。測(cè)試結(jié)果和r無關(guān)，有效地減小了測(cè)量誤差。按照作用和電位的高低，這四條線分別被稱為高電位施加線（HF）、低電位施加線（LF）、高電位檢測(cè)線（HS）和低電位檢測(cè)線（LS）。

圖2 開爾文測(cè)試法

3 傳統(tǒng)低導(dǎo)通電阻MOS管測(cè)試中的問題

傳統(tǒng)的MOS管測(cè)試通常是根據(jù)MOS管的參數(shù)測(cè)試項(xiàng)目，編寫測(cè)試儀的加壓加流、測(cè)壓測(cè)流及相應(yīng)繼電器控制等測(cè)試控制程序，根據(jù)預(yù)定好的參數(shù)測(cè)試流程項(xiàng)目對(duì)每一項(xiàng)進(jìn)行測(cè)試，遇到某一項(xiàng)的測(cè)量數(shù)值超過規(guī)范的范圍時(shí)則認(rèn)為是失效（FAIL）并被分到FAIL的BIN分，全部測(cè)量項(xiàng)目測(cè)量值都在對(duì)應(yīng)參數(shù)測(cè)試項(xiàng)目的指標(biāo)范圍內(nèi)時(shí)則認(rèn)為是PASS并分PASS的BIN分。例如NMOS管8205的原測(cè)試項(xiàng)目方案如下表1所示（CONT為機(jī)械手與MOS管管腳的接觸性測(cè)試），測(cè)試流程如圖3所示，測(cè)試等效圖如圖4所示。

表1 原測(cè)試項(xiàng)目方案

圖3 原測(cè)試項(xiàng)目方案測(cè)試流程

圖4 原測(cè)試等效圖

以上測(cè)試方案在測(cè)試儀精度良好的情況下，測(cè)試的準(zhǔn)確性是可以滿足要求的，但由于MOS管的導(dǎo)通電阻的測(cè)試要求很高，對(duì)設(shè)備的精度要求相當(dāng)苛刻。即使設(shè)備通過了標(biāo)準(zhǔn)校準(zhǔn)盒校準(zhǔn)，實(shí)際用標(biāo)準(zhǔn)樣品（GOLDEN SAMPLE）對(duì)比測(cè)試，仍會(huì)出現(xiàn)不符合要求的情況；這主要是因?yàn)闃?biāo)準(zhǔn)校準(zhǔn)盒對(duì)毫歐級(jí)的校準(zhǔn)精度不高，同時(shí)由于各種原因（包括設(shè)備老化、外圍環(huán)境變化等因素）導(dǎo)致測(cè)量精度變差。應(yīng)對(duì)此問題一般的做法是用標(biāo)準(zhǔn)樣管對(duì)測(cè)試系統(tǒng)進(jìn)行定期校準(zhǔn)，如果出現(xiàn)數(shù)據(jù)不在規(guī)范內(nèi)的情況，需要對(duì)測(cè)試儀的硬件進(jìn)行調(diào)整，直至滿足要求。這種做法不僅效率低下，同時(shí)無法避免設(shè)備在校準(zhǔn)周期內(nèi)發(fā)生精度超標(biāo)的情況，存在質(zhì)量隱患。

4 改進(jìn)后的測(cè)試方案

針對(duì)MOS管原測(cè)試方案當(dāng)中的缺陷，本方案在原MOS管測(cè)試項(xiàng)目的基礎(chǔ)上增加對(duì)測(cè)試儀自身測(cè)量精度的校驗(yàn)項(xiàng)，在負(fù)載板上增加標(biāo)準(zhǔn)精密電阻，在MOS管測(cè)試前先用標(biāo)準(zhǔn)電阻對(duì)測(cè)試儀進(jìn)行精度校驗(yàn)，通過后再對(duì)MOS管測(cè)試項(xiàng)目進(jìn)行測(cè)試。改進(jìn)后的測(cè)試項(xiàng)目方案如表2所示，測(cè)試流程如圖5所示，測(cè)試等效圖如圖6所示。

表2 改進(jìn)后的測(cè)試項(xiàng)目方案

圖6所示，改進(jìn)后的方案先用Rm對(duì)測(cè)試儀測(cè)試單元進(jìn)行校驗(yàn)，實(shí)時(shí)性地對(duì)測(cè)試儀進(jìn)行監(jiān)控，有效地避免了因測(cè)試儀精度漂移導(dǎo)致MOS管量產(chǎn)中不良品混進(jìn)良品中的威脅，校驗(yàn)時(shí)間占總測(cè)試時(shí)間幾乎可忽略（原測(cè)試時(shí)間 160.2 ms，校驗(yàn)項(xiàng)時(shí)間為 700 μs，校驗(yàn)項(xiàng)約占測(cè)試總時(shí)間的0.5%），通過保證MOS管的測(cè)試品質(zhì)實(shí)現(xiàn)了效率的提高。

在低導(dǎo)通電阻MOS管測(cè)試中，針對(duì)原測(cè)試方案測(cè)試儀本身存在測(cè)量精度漂移的缺陷，本方案通過在負(fù)載板上增加標(biāo)準(zhǔn)電阻，在MOS管測(cè)試前先對(duì)測(cè)試儀的測(cè)量精度進(jìn)行自動(dòng)校驗(yàn)，實(shí)際生產(chǎn)證明，本方案有效避免了潛伏性的威脅，提高了MOS管測(cè)試的品質(zhì)。

圖5 改進(jìn)后的測(cè)試項(xiàng)目方案測(cè)試流程

圖6 改進(jìn)后的測(cè)試等效圖

[1]陸坤.電子設(shè)計(jì)技術(shù)[M].成都：電子科技大學(xué)出版社，1997.

[2]電子計(jì)量測(cè)試應(yīng)用手冊(cè)編委會(huì).電子計(jì)量測(cè)試應(yīng)用手冊(cè)[Z].電子工業(yè)部電子計(jì)量測(cè)試研究中心站，1985.

[3]王水平.MOSFET/IGBT驅(qū)動(dòng)集成電路及應(yīng)用[M].北京：人民郵電出版社，2009.

[4]朱正涌.半導(dǎo)體集成電路[M].北京：北京大學(xué)出版社，2001.

[5]NMOS管 8205A數(shù)據(jù)手冊(cè)[EB/OL].http：//www.ic5.cn/p_CEG8205A_c90b.html.

[6]趙英偉，龐克儉.Kelvin四線連接電阻測(cè)試技術(shù)及應(yīng)用[J].測(cè)試原理，2005（11）：3-4.

[7]童詩白，華成英.模擬電子技術(shù)基礎(chǔ)[M].北京：高等教育出版社，2002.