基于偽門故障模型的PTM可靠度評(píng)估方法

卜登立

基于偽門故障模型的PTM可靠度評(píng)估方法

卜登立1,2

（1. 井岡山大學(xué)電子與信息工程學(xué)院，江西，吉安 343009；2. 同濟(jì)大學(xué)軟件學(xué)院，上海 201804）

為準(zhǔn)確評(píng)價(jià)瞬時(shí)故障對(duì)電路可靠性的影響，通過將互連線故障建模在邏輯門的輸入，建立偽門故障模型，并將之應(yīng)用于基于Probability Transfer Matrix（PTM）的可靠度評(píng)估方法。在可靠度分析過程之中構(gòu)建偽門并計(jì)算其PTM，從而計(jì)算出電路的PTM以及可靠度。通過對(duì)74系列電路和ISCAS85基準(zhǔn)電路可靠度的計(jì)算驗(yàn)證了偽門故障模型以及基于偽門故障模型的PTM可靠度評(píng)估方法的有效性。

瞬時(shí)故障; 電路可靠度; 偽門故障模型; 概率轉(zhuǎn)移矩陣

1 概述

隨著工藝水平的發(fā)展，晶體管的特征尺寸不斷減小[1-2]，由于電容降低，電路節(jié)點(diǎn)僅需很少的電荷來存儲(chǔ)其狀態(tài)；同時(shí)，器件工作電壓也隨工藝水平的發(fā)展有所下降，而為了降低功耗，設(shè)計(jì)者也會(huì)主動(dòng)降低器件工作電壓，相應(yīng)的噪聲容限也不斷降低[1]。所有這些因素使得器件更容易受來自宇宙射線的高能粒子撞擊、電容耦合、電磁干擾或電源瞬變[3-4]的影響，這些因素產(chǎn)生的瞬態(tài)脈沖導(dǎo)致電路節(jié)點(diǎn)狀態(tài)發(fā)生翻轉(zhuǎn)，從而產(chǎn)生瞬時(shí)故障，由于瞬態(tài)脈沖不會(huì)導(dǎo)致器件的永久損壞，因此也稱之為軟差錯(cuò)[3]。瞬時(shí)故障已經(jīng)成為CMOS集成電路可靠度的重要威脅[5]，因此，業(yè)界對(duì)電路瞬時(shí)故障敏感度的關(guān)注度越來越高，可靠度已經(jīng)成為非常重要的設(shè)計(jì)約束，有必要在設(shè)計(jì)過程中引入可靠度指標(biāo)、評(píng)估工具，以便能夠在設(shè)計(jì)階段更好的集成和遵守這些約束[5]。

電路的可靠度是指電路在規(guī)定的條件下和規(guī)定的時(shí)間內(nèi)完成規(guī)定功能的概率，傳統(tǒng)上常用平均無故障時(shí)間來描述電路的可靠度。隨著瞬時(shí)故障對(duì)電路可靠性的影響越來越嚴(yán)重，一般都采用概率分析方法來評(píng)價(jià)瞬時(shí)故障對(duì)電路可靠性的影響，并使用信號(hào)可靠度來表示電路的可靠度[6]。要在電路設(shè)計(jì)時(shí)評(píng)價(jià)瞬時(shí)故障對(duì)電路可靠性的影響，需要建立能夠反映瞬時(shí)故障行為的概率模型，設(shè)計(jì)電路可靠性分析工具，分析電路對(duì)故障固有的屏蔽作用，從而定量地評(píng)價(jià)電路的可靠度，對(duì)電路設(shè)計(jì)進(jìn)行指導(dǎo)，選擇高可靠性設(shè)計(jì)或者對(duì)電路進(jìn)行改進(jìn)以提高電路的可靠度。近些年來，在門級(jí)對(duì)瞬時(shí)故障進(jìn)行建模并進(jìn)行可靠性分析受到了廣泛關(guān)注，如基于PGM（Probabilistic Gate Model）的解析可靠度評(píng)估方法[7]、Single-Pass可靠度分析方法[8]、四態(tài)信號(hào)概率和Two-Pass可靠性分析方法[9]以及基于概率轉(zhuǎn)移矩陣（Probability Transfer Matrix, PTM）的可靠度評(píng)估方法（簡稱為PTM可靠度評(píng)估方法）[10]，在這些方法中，PTM可靠度評(píng)估方法的評(píng)估結(jié)果最為準(zhǔn)確[6-7,10]。

隨著特征尺寸的減小，在制造過程中由于粒子入侵晶圓表面從而導(dǎo)致了電路中互連線的開路或短路缺陷[11]，另外隨著互連線尺寸的收縮電遷移已成為互連線失效的主要原因，導(dǎo)致互連線間的短路或開路[7]，使得互連線的可靠度降低，因此在對(duì)邏輯電路進(jìn)行可靠度評(píng)估時(shí)有必要考慮互連線故障的影響，并在門級(jí)建立能夠描述互連線故障行為的故障模型。然而當(dāng)前的PTM可靠度評(píng)估方法并沒有考慮互連線的故障。本文考慮互連線故障對(duì)電路可靠度的影響，建立偽門（Pseudo Gate，PG）故障模型，將PG故障模型應(yīng)用于PTM可靠度評(píng)估方法，使之除了能夠分析邏輯門的故障對(duì)電路可靠度的影響之外，還可以分析電路中互連線的故障對(duì)電路可靠度的影響，并通過實(shí)驗(yàn)驗(yàn)證了PG故障模型以及基于PG故障模型的PTM可靠度評(píng)估方法的有效性。

2 PTM可靠度評(píng)估方法

PTM可靠度評(píng)估方法使用矩陣描述電路的行為，PTM用于描述電路的故障行為，理想轉(zhuǎn)移矩陣（Ideal Transfer Matrix,）則描述電路的無故障行為，電路元件的/由真值表獲得，整個(gè)電路的/根據(jù)電路元件的連接方式，采用張量積以及矩陣乘法計(jì)算獲得。整個(gè)電路的對(duì)應(yīng)于其真值表，描述了電路的功能，而/的計(jì)算過程則反映了電路的結(jié)構(gòu)以及邏輯門對(duì)故障的固有屏蔽作用。下面對(duì)可靠度評(píng)估方法進(jìn)行簡要說明，更多關(guān)于可靠性評(píng)估方法的細(xì)節(jié)可以參考文獻(xiàn)[6,10]。

2.1 電路PTM / ITM計(jì)算

圖1 示例電路C1

圖1給出了一個(gè)具有3個(gè)PI，1個(gè)PO的示例電路C1，圖中給出了該電路的分級(jí)情況，其的計(jì)算如式（3）所示。

2.2 電路可靠度計(jì)算

通過上節(jié)所介紹的方式計(jì)算得到整個(gè)電路的和后，可按式（4）計(jì)算電路的可靠度。

由于在電路輸入數(shù)較多或者電路規(guī)模較大時(shí)，為求解電路的和，就算采用ADD存儲(chǔ)和，依然不能很好解決存儲(chǔ)空間過大的問題。為了降低時(shí)間和空間復(fù)雜度，文獻(xiàn)[6]提出了對(duì)電路進(jìn)行分割的方法，將規(guī)模較大的分級(jí)分割成若干模塊，然后按照上述方法計(jì)算每個(gè)模塊的可靠度，電路的可靠度則為各個(gè)模塊可靠度的乘積。本文采用了文獻(xiàn)[6]中的電路分割方法。

3 基于偽門故障模型的PTM可靠性評(píng)估方法

3.1 偽門故障模型

由于互連線連接電路中2個(gè)基本電路單元，互連線上發(fā)生的瞬時(shí)故障會(huì)對(duì)電路的可靠度產(chǎn)生影響，該影響可能是正面的，也可能是負(fù)面的，下面以圖2為例進(jìn)行說明。

圖2 互連線示意圖

圖2中的互連線W1連接兩個(gè)邏輯門G1和G2，假設(shè)W1發(fā)生瞬時(shí)故障，如果G1的輸出是正確的，則導(dǎo)致G2的輸入發(fā)生差錯(cuò)；如果G1的輸出是錯(cuò)誤的，則由于W1發(fā)生了瞬時(shí)故障，使得G1的輸出發(fā)生狀態(tài)翻轉(zhuǎn)，則導(dǎo)致G2的輸入成為正確的輸入，這體現(xiàn)了多故障的固有屏蔽作用?？梢?，互連線發(fā)生瞬時(shí)故障時(shí)，將對(duì)其所連接的后續(xù)單元的輸入產(chǎn)生影響，如果將邏輯門的每個(gè)輸入都看作一個(gè)單入單出的緩沖器或單元門，則可以將互連線的故障抽象為單元門的故障。將單元門和邏輯門作為一個(gè)PG，可以同時(shí)考慮出現(xiàn)在互連線以及邏輯門的瞬時(shí)故障，并采用概率分析方法來分析瞬時(shí)故障對(duì)電路可靠度的影響。圖3給出一個(gè)2-輸入與門的PG故障模型。

圖3 輸入與門PG故障模型

一個(gè)PG可看作是由若干個(gè)單元門（個(gè)數(shù)由邏輯門的輸入數(shù)決定）和邏輯門構(gòu)成，使用描述PG的故障行為，可先根據(jù)單元門和邏輯門的真值表分別構(gòu)建單元門和邏輯門的，然后通過矩陣運(yùn)算獲得PG的；由于描述的是PG的無故障行為，因此PG的就是邏輯門的。

3.2 采用PG模型時(shí)電路可靠度的計(jì)算

本文將PG模型應(yīng)用于PTM的電路可靠性評(píng)估方法，通過計(jì)算電路的PTM來計(jì)算電路的可靠度。采用PG模型需要對(duì)可靠度評(píng)估方法加以修改，在每一級(jí)電路的計(jì)算過程中構(gòu)建PG并通過如式(6)所示的方式計(jì)算PG的。下面以圖1所示電路C1為例說明采用PG模型時(shí)電路的計(jì)算，電路的分級(jí)以及PG的構(gòu)建如圖4所示。

圖4 電路C1的 PG構(gòu)建

該電路共有5個(gè)邏輯門，因此需要構(gòu)建5個(gè)PG，每一級(jí)的通過該級(jí)內(nèi)電路元素的間的張量積計(jì)算得到，整個(gè)電路的則按照分級(jí)次序通過各級(jí)間的矩陣乘積計(jì)算得到。電路C1的的計(jì)算方法如式（7）所示。

由于已經(jīng)將互連線的故障建模在PG中，此時(shí)的互連線可以看作是無故障的，因此在構(gòu)建電路的的過程中，使用互連線的進(jìn)行運(yùn)算。整個(gè)電路的則和不采用PG模型時(shí)電路的計(jì)算方式完全相同。

在整個(gè)電路的以及計(jì)算出后，則可以使用式（4）來計(jì)算電路的可靠度。此時(shí)的計(jì)算結(jié)果則表示，在給定輸入信號(hào)概率以及互連線和邏輯門故障概率的情況下，電路C的輸出不發(fā)生錯(cuò)誤的概率。

4 實(shí)驗(yàn)及結(jié)果分析

電路中各個(gè)門發(fā)生瞬時(shí)故障的概率可以根據(jù)物理實(shí)驗(yàn)結(jié)果、所處地理位置和海拔高度等信息進(jìn)行估計(jì)，互連線發(fā)生瞬時(shí)故障的概率也可以根據(jù)版圖敏感度、線寬、線高等信息進(jìn)行估計(jì)。由于這些工作超出了本文的范圍，因此本文在實(shí)施實(shí)驗(yàn)時(shí)對(duì)邏輯門以及互連線發(fā)生瞬時(shí)故障的概率進(jìn)行適當(dāng)假設(shè)，這也是當(dāng)前的研究工作中普遍采取的方式。

基于PG故障模型的PTM可靠度評(píng)估方法使用C++實(shí)現(xiàn)，實(shí)驗(yàn)選取11個(gè)ISCAS85基準(zhǔn)電路進(jìn)行測(cè)試，程序運(yùn)行的軟件環(huán)境為Windows 7 Home Basic操作系統(tǒng)，硬件環(huán)境為CORE i3-2350 2.3GHz CPU 2GB RAM。實(shí)驗(yàn)結(jié)果如表1所示。

表1 電路可靠度評(píng)估實(shí)驗(yàn)結(jié)果

由實(shí)驗(yàn)結(jié)果可以看出，盡管存在著互連線、邏輯門以及電路結(jié)構(gòu)的固有屏蔽作用，考慮互連線的故障后，電路的可靠度均有所下降，特別是當(dāng)電路中的門數(shù)較多時(shí)，例如C3540、C5315、C6288和C7552，電路可靠度下降較為明顯。這表明了將互連線故障建模在邏輯門的輸入是合理的，同時(shí)也驗(yàn)證了PG模型的有效性。

另外，由于采用PG模型后，在可靠度評(píng)估過程中需要構(gòu)建PG，因此電路可靠度評(píng)估的時(shí)間有所增加，但從實(shí)驗(yàn)結(jié)果來看，和不采用PG模型時(shí)的相比，對(duì)這些測(cè)試電路而言，平均時(shí)間開銷為11.25%。

5 結(jié)束語

隨著工藝水平的發(fā)展，晶體管的特征尺寸不斷減小，器件工作電壓和噪聲容限也隨之降低，互連線以及邏輯門對(duì)瞬時(shí)故障更加敏感，瞬時(shí)故障已經(jīng)成為CMOS集成電路可靠度的重要威脅。為準(zhǔn)確評(píng)估瞬時(shí)故障對(duì)電路可靠度的影響，本文通過將互連線故障建模在邏輯門的輸入，建立了偽門模型，并將之應(yīng)用于基于PTM的電路可靠性評(píng)估方法。PG模型非常靈活，對(duì)于互連線故障和邏輯門故障對(duì)電路的影響效果既可以獨(dú)立分析，也可以綜合考慮。實(shí)驗(yàn)結(jié)果表明，PG模型以及基于PG模型的電路可靠性評(píng)估方法是有效的。

[1] Smith K C, Wang A, Fujino L C. Through the Looking Glass - Trend tracking for ISSCC 2012[J]. IEEE Solid-State Circuits Magazine, 2012, 2: 4-20.

[2] Iwai H. Roadmap for 22 nm and beyond[J]. Microelectronic Engineering, 2009, 86: 1520-1528.

[3] Ramanarayanan R, Degalahal V, Krishnan R, et al. Modeling soft errors at the device and logic levels for combinational circuits [J]. IEEE Transactions on Dependable and Secure Computing, 2009, 6(3): 202-216.

[4] Miskov-Zivanov N, Marculescu D. A systematic approach to modeling and analysis of transient faults in logic circuits [C]. Proceedings of the 10th International Symposium on Quality of Electronic Design, San Jose, 2009: 408-413.

[5] Nicolaidis M. Soft errors in modern electronic systems [M]. New York: Springer, 2011: 1-3, 105-137.

[6] 王真, 江建慧. 基于概率轉(zhuǎn)移矩陣的串行電路可靠度計(jì)算方法[J]. 電子學(xué)報(bào), 2009, 37(2): 241-247.

[7] Han Jie, Chen Hao, Boykin E, et al. Reliability evaluation of logic circuits using probabilistic gate models [J]. Microelectronics Reliability, 2011, 51(2): 468-476.

[8] Choudhury M R, Mohanram K. Reliability analysis of logic circuits [J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2009, 28(3): 392-405.

[9] Franco D T, Vasconcelos M C, Naviner L, et al. Signal probability for reliability evaluation of logic circuits [J]. Microelectronics Reliability, 2008, 48(8-9): 1586-1591.

[10] Krishnaswamy S, Viamontes G F, Markov I L, et al. Probabilistic transfer matrices in symbolic reliability analysis of logic circuits [J]. ACM Transactions on Design Automation of Electronic Systems, 2008, 13(1): 8:1-8:35.

CIRCUIT RELIABILITY EVALUATION BASED ON PSEUDO-GATE MODEL

BU Deng-li1,2

（1. School of Electronics and Information Engineering, Jinggangshan University, Ji’an, Jiangxi 343009, China;2. School of Software Engineering, Tongji University, Shanghai 201804, China）

To evaluate accurately the impact of transient fault in logic circuit, a pseudo-gate (PG) model is proposed through modeling interconnection fault at the input of logic gate, and applied in probability transfer matrix (PTM) based circuit reliability evaluation method. PG is constructed and its PTM is computed in the process of reliability evaluation, in this way the circuit PTM is obtained and the circuit reliability is calculated. The effectiveness of PG model based reliability evaluation method is validated by computing the reliability of ISCAS85 benchmark circuits.

transient fault; circuit reliability; pseudo-gate fault model; probability transfer matrix

TP331，TP202+.1

A

10.3969/j.issn.1674-8085.2012.05.013

1674-8085(2012)06-0056-05

2012-04-12；

2012-09-24

卜登立(1975-)，男，河北定州人，副教授，博士生，主要從事VLSI設(shè)計(jì)和可靠性評(píng)估，嵌入式計(jì)算等研究(E-mail: bodengli@163.com).