憶阻器網(wǎng)絡(luò)等效分析電路及其特性研究

何寶祥 包伯成

(常州大學(xué)信息科學(xué)與工程學(xué)院 常州 213164)

1 引言

根據(jù)電路基本變量組合完備性原理，1971年美國(guó)加州大學(xué)伯克利分校的華裔科學(xué)家蔡少棠[1](Chua L O)預(yù)測(cè)了直接關(guān)聯(lián)電荷和磁通兩個(gè)變量的基本電路元件憶阻器的存在性。憶阻器是一種具有非易失記憶功能的非線性無(wú)源器件[2,3]，它是除電阻器、電容器和電感器之外的第4種基本電路元件。但直到2008年，惠普實(shí)驗(yàn)室才成功制作出了基于金屬和金屬氧化物的憶阻元件，并建立了憶阻器的數(shù)學(xué)模型[4]。自此，人們?cè)趹涀杵鞯奈锢順?gòu)造、基本特性和應(yīng)用等方面開(kāi)展了卓有成效的研究工作，如基于半導(dǎo)體納米技術(shù)實(shí)現(xiàn)具有不同特性的憶阻器的研究[5,6]；基于憶阻器的基本電路特性的研究，包括憶阻器的電路建模[7]、SPICE宏建模[7-11]、伏安特性分析[1,2,12-14]以及等效電路實(shí)現(xiàn)[15,16]等；基于憶阻器的各種應(yīng)用電路設(shè)計(jì)及其相應(yīng)的系統(tǒng)特性的理論分析和數(shù)值仿真方法的研究[17-24]。憶阻器及其所組成的簡(jiǎn)單應(yīng)用電路都可以通過(guò)狀態(tài)方程建模進(jìn)行仿真或?qū)嶒?yàn)分析，文獻(xiàn)[8]所建模型著重分析憶阻器的伏安特性；文獻(xiàn)[9]所建模型著重分析了憶阻器的邊界特性；文獻(xiàn)[10]所建模型能高速模擬磁控憶阻器在高磁場(chǎng)條件下動(dòng)力學(xué)行為。大多所建模型或穩(wěn)定性差，或結(jié)構(gòu)復(fù)雜，或精度較低。何況憶阻器是一個(gè)有邊界條件約束的強(qiáng)非線性無(wú)源器件，其所組成的憶阻器網(wǎng)絡(luò)更是一個(gè)非常復(fù)雜的非線性問(wèn)題，因此憶阻器網(wǎng)絡(luò)建模很少有人問(wèn)津。

本文提出了憶阻器有P型和N型兩種基本模型，它們具有對(duì)偶的物理特征，因而將它們通過(guò)適當(dāng)?shù)倪B接和參數(shù)的設(shè)置，所得到的憶阻器網(wǎng)絡(luò)對(duì)外可以等效為線性網(wǎng)絡(luò)，但就每個(gè)憶阻器本身而言仍然具有非易失和非線性等典型特征。為證明起見(jiàn)，文中分別給出了單個(gè)P型和N型憶阻器以及憶阻器串并聯(lián)的等效分析電路的拓?fù)浣Y(jié)構(gòu)，并用具體電路進(jìn)行了驗(yàn)證。

2 憶阻器基本特性及其分析電路

圖1所示為惠普實(shí)驗(yàn)室制作的憶阻器基本模型。

圖1 憶阻元件的基本模型

圖1中D為憶阻元件的長(zhǎng)度，w(t)表示元件的摻雜區(qū)域的寬度。摻雜部分的電阻率小于未摻雜部分的電阻率。元件總電阻r(t)等于摻雜部分電阻與未摻雜部分電阻的阻值之和。經(jīng)研究可知，憶阻元件上流過(guò)的電流i(t)與w(t)變化率成線性關(guān)系[3]。憶阻器數(shù)學(xué)模型[4]為

其中Roff為元件全部未摻雜情況下，即w(t)=0時(shí)的電阻值；Ron為元件全部摻雜情況下，即w(t)=D時(shí)的電阻值；μv為表示離子在均勻場(chǎng)中移動(dòng)情況的常數(shù)。由于摻入不同雜質(zhì)后可形成正負(fù)兩種離子，故存在兩種憶阻器分別代表了μv>0和μv<0的情況，不妨稱μv>0憶阻器為P型憶阻器，μv<0憶阻器為N型憶阻器。

圖2 P型憶阻器伏安特性

就P型憶阻器而言，若w(t)∈(0,D)，且當(dāng)u(t)＞0時(shí)，i(t)>0，摻雜區(qū)域向右擴(kuò)展，w(t)增大，r(t)變?。划?dāng)u(t)>0時(shí)，i(t)<0，摻雜區(qū)域向左收縮，w(t)減小，r(t)變大；當(dāng)u(t)=0時(shí)，i(t)=0，摻雜區(qū)域不變，w(t)和r(t)均保持不變。顯然，在w(t)∈(0,D)條件下憶阻元件具有記憶特性。但在w(t)=0和w(t)=D條件下，憶阻元件分別工作兩種極限情況，相當(dāng)于一個(gè)不同阻值的線性電阻。

憶阻器在不同的激勵(lì)條件下有不同的伏安特性，P型憶阻器常見(jiàn)的伏安特性如圖2所示。圖2(a)細(xì)實(shí)線為起始邊界，粗實(shí)線為終止邊界，其間為憶阻器工作區(qū)，其中第1象限為正向工作區(qū)，第3象限為反向工作區(qū)。圖2(a)反映了憶阻器的靜態(tài)伏安特性：ST→ON1為憶阻器恒定正向電壓激勵(lì)下的情況，憶阻器阻值逐步減小，流過(guò)的電流由Ist逐步增加到Ion1，并最終穩(wěn)定工作于ON1點(diǎn)上；ST→ON2為憶阻器恒定正向電流激勵(lì)下的情況，憶阻器阻值同樣逐步減小，兩端的電壓由Ust逐步減小到Uon2，并最終穩(wěn)定工作于ON2點(diǎn)上； ST1→OFF為憶阻器恒定反向電流激勵(lì)下的情況，憶阻器阻值逐步增大，兩端的電壓由Ust1逐步增大到Uoff，并最終穩(wěn)定工作于OFF點(diǎn)上；ST2→OFF為憶阻器恒定正向電壓激勵(lì)下的情況，憶阻器阻值同樣逐步增大，流過(guò)的電流由Ist2逐步減小到Ioff，并最終穩(wěn)定工作于OFF點(diǎn)上。

圖2(b)反映了憶阻器的動(dòng)態(tài)伏安特性。設(shè)t=0時(shí)，憶阻器w(t)=W(0)，則正向工作且在w(t)∈(W(0),D)條件下，憶阻器為具有記憶特性的非線性器件，流過(guò)的電流隨電壓的增加單調(diào)增加，且增加速度逐步加快，直至邊界w(t)=D，此后憶阻器相當(dāng)于一個(gè)阻值為Ron的線性電阻；反向工作且在w(t)∈(0,W(0))條件下，憶阻器同樣是一個(gè)具有記憶特性的非線性器件，流過(guò)的電流隨電壓的增加單調(diào)增加，但增加速度逐步減緩，直至邊界w(t)=0，此后憶阻器相當(dāng)于一個(gè)阻值為Roff的線性電阻。

3 P型憶阻器的串聯(lián)和并聯(lián)等效電路模型

3.1 P型憶阻器的串聯(lián)等效電路模型

P型憶阻器的串聯(lián)有正向和反向兩種串聯(lián)方式。P型憶阻器流過(guò)電流時(shí)，摻雜區(qū)域變寬，稱之為正向串聯(lián)；P型憶阻器流過(guò)電流時(shí)，摻雜區(qū)域變窄，稱之為反向串聯(lián)。設(shè)有j個(gè)P型憶阻器串聯(lián)，由基爾荷夫定律不難得到P型憶阻器串聯(lián)的數(shù)學(xué)模型為

其中，正向串聯(lián)時(shí)，kj=1；反向串聯(lián)時(shí)，kj=-1。

由式(3)和式(4)可知，設(shè)P型憶阻器j(j=1,2,…,J)的基本模塊Hj如圖3所示，則j個(gè)P型憶阻器串聯(lián)基本分析電路組成框圖如圖4所示。

圖3 P型憶阻器串聯(lián)型基本分析模塊Hj

圖4 j個(gè)P型憶阻器串聯(lián)等效電路框圖

3.2 P型憶阻器的并聯(lián)分析電路模型

P型憶阻器的并聯(lián)也有正向和反向兩種方式。P型憶阻器流過(guò)電流時(shí)，摻雜區(qū)域變寬，稱之為正向并聯(lián)；P型憶阻器流過(guò)電流時(shí)，摻雜區(qū)域變窄，稱之為反向并聯(lián)。設(shè)有j個(gè)P型憶阻器并聯(lián)，參照表達(dá)式(3)和式(4)可得P型憶阻器j(j=1,2,…,J)滿足

其中，正向并聯(lián)時(shí)，kj=1；反向并聯(lián)時(shí)，kj=-1。

由式(5)和式(6)可得P型憶阻器j基本分析模型Sj如圖5所示。由于j個(gè)P型憶阻器并聯(lián)后流過(guò)的總電流，不難得到P型憶阻器的并聯(lián)分析電路組成框圖如圖6所示。

圖5 P型憶阻器并聯(lián)型基本分析模型Sj

圖6 j個(gè)P型憶阻器并聯(lián)等效電路框圖

這里需要說(shuō)明的是，P型憶阻器的正向串聯(lián)和正向并聯(lián)與N型憶阻器的反向串聯(lián)和反向并聯(lián)相互等效；P型憶阻器的反向串聯(lián)和反向并聯(lián)與N型憶阻器的正向串聯(lián)和正向并聯(lián)相互等效。故N型憶阻器的串聯(lián)和并聯(lián)等效分析電路模型不再贅述。

4 憶阻器的等效電路及其特性仿真分析

4.1 單個(gè)憶阻器的等效電路

對(duì)于P型憶阻器，其典型等效電路如圖7所示，經(jīng)分析可知

圖7 P型憶阻器等效電路

其中“//”為電阻并聯(lián)運(yùn)算符，對(duì)比式(1)和式(2)，可見(jiàn)有相同的形式，電路參數(shù)可由憶阻器參數(shù)選定，即

設(shè)i(t)=2sinωt(mA)，則圖7的轉(zhuǎn)移特性和輸出特性仿真結(jié)果分別如圖8和圖9所示，由文獻(xiàn)[4]可知轉(zhuǎn)移特性仿真結(jié)果準(zhǔn)確表征了憶阻器的伏安特性。

圖8 P型憶阻器伏安特性

圖9 P型憶阻器輸入i(t)與輸出u(t)之間的關(guān)系

圖10 N型憶阻器等效電路

圖11 N型憶阻器伏安特性

圖12 N型憶阻器輸入i(t)與輸出u(t)之間的關(guān)系

對(duì)于N型憶阻器，其典型分析電路如圖10所示，經(jīng)分析可知

對(duì)比式(1)和式(2)，可見(jiàn)同樣有相同的形式，同理電路參數(shù)可由憶阻器參數(shù)選定。其模擬的憶阻器伏安特性和輸入輸出關(guān)系仿真結(jié)果如圖10和圖11所示。

4.2 憶阻器網(wǎng)絡(luò)等效電路

憶阻器可以通過(guò)串聯(lián)和并聯(lián)等形式連接成憶阻器網(wǎng)絡(luò)。圖13為P型憶阻器與N型憶阻器串聯(lián)電路，其輸出特性如圖14所示。從仿真結(jié)果可以看到，其非線性減弱，當(dāng)兩個(gè)憶阻器特性參數(shù)對(duì)偶時(shí)，串聯(lián)后對(duì)外部網(wǎng)絡(luò)而言相當(dāng)于一個(gè)線性電阻，但各憶阻器本身固有屬性不變。

5 結(jié)論

憶阻器有P型和N型兩種，它們可以通過(guò)串并聯(lián)連接成網(wǎng)絡(luò)。對(duì)于其特性可以利用等效電路進(jìn)行仿真分析。P型和N型憶阻器具有對(duì)偶特征，因此憶阻器間可以通過(guò)適當(dāng)?shù)耐負(fù)溥B接和參數(shù)選擇，對(duì)外呈現(xiàn)出線性特性，而各自仍具備憶阻器的固有性質(zhì)。憶阻器等效電路的建立，為憶阻器網(wǎng)絡(luò)的分析和設(shè)計(jì)及其理論和應(yīng)用研究提供了一個(gè)有效途徑。

圖13 P型憶阻器與N型憶阻器的串聯(lián)等效分析電路

圖14 P型憶阻器與N型憶阻器串聯(lián)輸入i(t)與輸出u(t)之間的關(guān)系

[1]Chua L O.Memrister—the missing circuit element[J].IEEE Transactions on Circuit Theory,1971,CT-18(5): 507-519.

[2]Chua L O and Kang S M.Memristive devices and systems[J].Proceeding of the IEEE,1976,64(2): 209-223.

[3]Strukov D B,Snider G S,Stewart D R,et al..The missing memristor found[J].Nature,2008,453(5): 80-83.

[4]Tour J M and H Tao.Electronics: the fourth element[J].Nature,2008,453(5): 42-43.

[5]Wang X,Chen Y,Xi H,et al..Spintronic memristor through spin torque induced magnetization motion[J].IEEE Electron Device Letters,2009,30(3): 294-297.

[6]Pershin Y V and Di Ventra M.Spin memristive systems: spin memory effects in semiconductor spintronics[J].Physical Review B,2008,78(11):113309.

[7]Martinelli G.Circuit modeling of nano-devices[J].Electronics Letters,2008,44(22): 1294-1295.

[8]Benderli S and Wey T A.On SPICE macromodelling of TiO2memristors[J].Electronics Letters,2009,45(7): 377-379.

[9]Raká and Cserey G.Macromodeling of the memristor in SPICE[J].IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems,2010,29(4): 632-636.

[10]Biolek D and Biolkova V.Mutator for transforming memristor into memcapacitor[J].Electronics Letters,2010,46(21): 1428-1429.

[11]Biolek Z,Biolek D,and Biolková V.SPICE model of memristor with nonlinear dopant drift[J].Radioengineering,2009,18(2): 210-214.

[12]Joglekar Y N and Wolf S J.The elusive memristor: properties of basic electrical circuits[J].European Journal of Physical,2009,30(4): 661-675.

[13]Pershin Y V and Di Ventra M.Memristive circuits simulate memcapacitors and meminductors[J].Electronics Letters,2010,46(7): 517-518.

[14]Riaza R.Nondegeneracy conditions for active memristive circuits[J].IEEE Transactions on Circuits and Systems–II,2010,57(3): 223-227.

[15]Muthuswamy B and Chua L O.Simplest chaotic circuit[J].International Journal of Bifurcation and Chaos,2010,20(5):1567-1580.

[16]Muthuswamy B.Implementing memristor based chaotic circuits[J].International Journal of Bifurcation and Chaos,2010,20(5): 1335-1350.

[17]Witrisal K.Memristor-based stored-reference receiver–the UWB solution[J]?Electronics Letters,2009,45(14): 713-714.

[18]Itoh M and Chua L O.Memristor oscillators[J].International Journal of Bifurcation and Chaos,2008,18(11): 3183-3206.

[19]Muthuswamy B and Kokate P P.Memristor based chaotic circuits[J].IETE Technical Review,2009,26(6): 415-426.

[20]Bao B C,Liu Z,and Xu J P.Steady periodic memristor oscillator with transient chaotic behaviors[J].Electronics Letters,2010,46(3): 228-230.

[21]包伯成,劉中,許建平.憶阻混沌振蕩器的動(dòng)力學(xué)分析[J].物理學(xué)報(bào),2010,59(6): 3785-3793 Bao B C,Liu Z,and Xu J P.Dynamical analysis of memristor chaotic oscillator[J].Acta Physica Sinica,2010,59(6):3785-3793.

[22]Bao B C,Xu J P,and Liu Z.Initial state dependent dynamical behaviors in memristor based chaotic circuit[J].Chinese Physical Letters,27,070504(2010).

[23]張旭,周玉澤,閉強(qiáng),等.有邊界條件的憶阻元件模型及其性質(zhì)[J].物理學(xué)報(bào),2010,59(9): 6673-6680.Zhang X,Zhou Y Z,Bi Q,et al..The mathematical model and properties of memristor with border constraint[J].Acta Physica Sinica,2010,59(9): 6673-6680.

[24]包伯成,王其紅,許建平.基于憶阻元件的五階混沌電路研究[J].電路與系統(tǒng)學(xué)報(bào),2011,169(2): 66-70.Bao B C,Wang Q H,and Xu J P.On memristor based five-order chaotic circuit[J].Journal of Circuit and Systems,2011,169(2): 66-70.