利用MAX+plusII平臺拓展EDA硬件功能

談 進(jìn)

（上海第二工業(yè)大學(xué)電子與電氣工程學(xué)院，上海 201209）

利用MAX+plusII平臺拓展EDA硬件功能

談 進(jìn)

（上海第二工業(yè)大學(xué)電子與電氣工程學(xué)院，上海 201209）

為了方便操作，減少失誤動作，有些數(shù)字電路儀器裝置的設(shè)計，盡可能減少了能夠由操作者變通的硬件部分。但由于電路已經(jīng)固定，隨之帶來的問題是人們只能在設(shè)計者框定的范圍內(nèi)操作或?qū)嶒?，使得實驗的范圍和靈活性大打折扣。針對某些CPLD/FPGA實驗儀器設(shè)備的類似缺陷，利用MAX+plusII平臺的管腳鎖定重新定義功能有效地解決了這一問題，并具體展示了這一過程。

CPLD/FPGA；管腳鎖定；重定義；MAX+plusII

0 引言

本文論述的是可以利用MAX+plusII平臺已有的管腳鎖定功能，利用改寫軟件的方法將管腳重新定義，巧妙地突破了硬件上受到的限制，靈活自主地拓展CPLD/FPGA的應(yīng)用范圍，充分發(fā)揮其應(yīng)有的作用。

1 管腳重定義的方法

為了簡捷起見，在MAX+plusII上使用圖形輸入的方式，以74161設(shè)計一個模為12的計數(shù)器為例，示范管腳重定義的具體方法。

1.1 圖形輸入

建立圖形輸入方式，輸入如下模為12的計數(shù)器電路圖（圖1）：其中，en是高電平有效；clear是低電平有效，在clear恢復(fù)高電平后，電路對clk的脈沖自動計數(shù)，在第12個脈沖到來時輸出一個脈沖信號。在完成圖形文件輸入后，即可對其進(jìn)行編譯，生成時序模擬文件及器件編譯文件。再編輯結(jié)點波形，進(jìn)行時序模擬，得到如下模擬結(jié)果（圖2）。

圖1 模12計數(shù)器電路圖Fig. 1 Cycles with 12 of the counter for the circuit diagram

圖2 模12計數(shù)器仿真波形圖Fig. 2 The counter simulation waveform

1.2 選擇目標(biāo)器件

以FLEX10KA系列中的EPF10K10TC144-4目標(biāo)器件為例，從“MAX+plusII”菜單下的“Assign”選擇“Device”項打開器件選擇對話框，單擊“Device Family”區(qū)的下拉按鈕，選擇“FLEX10KA”，在器件型號列表區(qū)雙擊“EPF10K10TC144-4”，再單擊“OK”，即可完成器件選擇，開始管腳鎖定。

1.3 鎖定管腳

管腳鎖定是指將輸入/輸出信號安排在器件的指定管腳上。首先，從“MAX+plusII”菜單下選擇“Flooprplan Editor”，打開平面布置圖編輯器窗口。

打開的窗口可能有所不同，可通過菜單“l(fā)ayout”里選中“DeviceView”，使視圖區(qū)顯示器件視圖（顯示管腳鎖定情況）。單擊工具條中的可顯示當(dāng)前的管腳分配/邏輯分配情況，得到圖3所示的窗口。

圖3 平面布置圖編輯窗口Fig. 3 The floor plan edit window

其中鎖定前對應(yīng)的管腳分布如圖4。

圖4 鎖定前管腳自動分布圖Fig. 4 Tube feet before the lock automatic assignment graph

假設(shè)一臺EDA實驗平臺輸入輸出硬布線的狀況如圖5。

圖5 EDA實驗平臺輸入輸出管腳分配圖Fig. 5 EDA experimental platform input/output tube feet allotment

其中AD0-AD7為輸出指示燈；RESET、K1和K2為輸入開關(guān)；CLK1為輸入時鐘脈沖信號。由于布線已固定，示例中的模12計數(shù)器如需采用圖5的輸出方式，圖4中自動生成的管腳配置必須進(jìn)行重新定義。

1.4 管腳重定義

由圖4和圖5可知，圖4中clear可在RESET、K1和K2中選擇；en可在剩下的K1或K2中選擇；而cout以及q0 ～ q3可在AD0-AD7中任意選擇；clk可保持不變。為將clear信號鎖定在EPF10K10TC144-4的41號腳上，可將鼠標(biāo)移到下圖中的節(jié)點顯示區(qū)的clear左邊，如圖6所示。

圖6 平面布置圖節(jié)點顯示區(qū)Fig. 6 The floor plan node display

按下左鍵，可看到鼠標(biāo)下有一灰色矩形框，繼續(xù)按住鼠標(biāo)左鍵，并拖動鼠標(biāo)至視圖區(qū)41號管腳的空白矩形處，如圖7所示，松開左鍵即可完成信號clear的人工管腳鎖定。

圖 7 clear鎖定前后的視圖Fig. 7 Clear before and after the view

參考表1，可按上述方法依次將其他信號鎖定管腳。

表1 信號名與相對應(yīng)的管腳Tab. 1 Signal name and corresponding tube feet

完成上述管腳鎖定后，重新編譯使之生效。此時回到原來的設(shè)計文件“cntm12. gdf”，可看到圖上的輸入輸出信號旁都標(biāo)有其對應(yīng)的管腳號，得到圖8。

圖 8 鎖定管腳編譯后的圖形文件Fig. 8 Tube feet locked and compiled graphics

重新編譯后，再重新進(jìn)行項目校驗（時序仿真）。若正確，即可進(jìn)行器件編程/配置。

1.5 管腳鎖定的另一種方法

對于管腳鎖定也可采用圖9所示的方法，從“Assign”菜單中選擇“Pin/location/chip”，打開圖9對話框，進(jìn)行如下操作步驟。

1）在“node name”區(qū)，填上信號名，如“clk”。

2）在“pin”區(qū)，填上管腳號，如“55”。

3）在“pin type”區(qū)選擇信號輸入/輸出類型，對于信號“clk”應(yīng)選擇“input”類型。

4）此時，按鈕“Add”變亮，單擊之，將信號“clk”鎖定在55號管腳上。

5）重復(fù)上述步驟，可將所有信號鎖定好。

圖9 引腳鎖定對話框Fig. 9 Locking pin dialog box

如果想刪除或改變一個鎖定，可在“Existing Pin/location/Chip Assignments”區(qū)選中需要刪除或改變的信號，利用“Delete”或“Change”按鈕便可對該信號的鎖定進(jìn)行刪除或更改。

2 結(jié)束語

本文的目的在于給出一個提示性思維模式。從不同的角度考察，任何事物都有利有弊。固定管腳電路實驗儀器的設(shè)計，是為了最大限度地給與操作上的方便，但從硬件角度來看卻限制了項目設(shè)計的靈活性。如果能從本文的提示角度轉(zhuǎn)換一下思維方式，就能夠突破既定實驗項目的限制，拓寬設(shè)計的范圍，增加靈活性，同時也不失操作的便利。本文提出的方法已得到了實踐的驗證。

[1] BIGNELL JAMES. 數(shù)字電子技術(shù)[M]. 北京: 科學(xué)出版社, 2005.

[2] 張順興. 數(shù)字電路與系統(tǒng)設(shè)計[M]. 南京: 東南大學(xué)出版社, 2004.

[3] 侯伯亨, 劉凱, 顧新. VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計[M]. 西安: 西安電子科技大學(xué)出版社, 2003.

[4] 潘松, 王國棟. VHDL實用教程[M]. 四川: 電子科技大學(xué)出版社, 1999.

[5] 黃智偉. FPGA系統(tǒng)設(shè)計與實踐[M]. 北京: 電子工業(yè)出版社, 2005.

[6] 東方人華. MAX+PLUS II入門與提高[M]. 北京: 清華大學(xué)出版社, 2004.

Using MAX + PlusII Platform Expand EDA Hardware Function

TAN Jin
( School of Electronic & Electrical Engineering, Shanghai Second Polytechnic University, Shanghai 201209, P. R. China )

Some digital circuit instrument device design, in order to facilitate the operation, reduce false action, as far as possible to reduce the parts by the operator of accommodation to hardware. However, because of the fixed circuit, it will bring on the problem that people can only work in designers’ limit within the scope of the operation, which makes the scope and flexibility of the experiment reduced greatly. For some CPLD/FPGA instrument equipment of similar defects, a pin lock of MAX + plusII platform is used to redefine the function and solve the problem effectively, and the specific process is showed.

CPLD/FPGA; tube feet lock; renewedly definition; MAX + plusII

G304

A

1001-4543(2012)03-0198-05

2012-07-04;

2012-09-05

談進(jìn)（1954－），男，安徽省舒城縣人，高級工程師，理學(xué)學(xué)士，主要研究方向為EDA、PLC、微型計算機(jī)和單片機(jī)的教學(xué)和研究，電子郵箱tanjin@ee.sspu.cn。

上海市教委重點學(xué)科建設(shè)項目（No. J51801）