一種高線性短波寬帶混頻器的設(shè)計

朱海濤,張 弘,許唐紅,王 東,蘭 敏

(四川大學(xué)電子信息學(xué)院,成都 610064)

1 引 言

近年來,隨著射頻集成電路(RFIC)的飛速發(fā)展,短波通信設(shè)備也向著高集成度、高性能和低功耗的趨勢發(fā)展。然而,短波信道干擾多以及空間信號幅度差異極大給短波接收機的發(fā)展帶來了挑戰(zhàn),特別是短波寬帶接收機更要求較高的線性度。

混頻器作為射頻接收前端的核心部分之一,其性能至關(guān)重要[1]?；祛l器的線性度已經(jīng)成為影響短波寬帶接收機性能的關(guān)鍵因素之一。目前混頻器的種類繁多,場效應(yīng)管混頻器以其低成本、低功耗以及易集成等顯著優(yōu)勢成為市場的主流[2],雙平衡混頻器也因為其優(yōu)異的性能成為廣大工程師首選的電路結(jié)構(gòu),雙平衡MOS吉爾伯特型混頻器就是一個經(jīng)典的范例[3]。CMOS技術(shù)的進步使得單片混頻器芯片的性能不斷提高,然而面對短波通信的高線性要求,仍然沒有性能理想的全集成芯片可供選擇。本文采用雙平衡的電路結(jié)構(gòu)形式,對輸入、輸出電路進行阻抗匹配,用開關(guān)型場效應(yīng)管實現(xiàn)高線性的短波混頻器設(shè)計,通過調(diào)整場效應(yīng)管的溝道寬度及偏置電壓優(yōu)化混頻器性能指標。

2 電路設(shè)計

2.1 場效應(yīng)管的開關(guān)功能

場效應(yīng)管是依靠多數(shù)載流子工作的器件,沒有少數(shù)載流子存儲效應(yīng),非常適合高速工作的要求[4]。場效應(yīng)管輸入電壓信號的線性動態(tài)范圍大、噪聲系數(shù)低,適合用于高線性度的電路設(shè)計[5]?；趫鲂?yīng)管的眾多優(yōu)點,結(jié)合MOSFET溝道長度調(diào)制效應(yīng)的特點,本文選擇使用N溝道增強型場效應(yīng)管設(shè)計開關(guān)管。N溝道增強型場效應(yīng)管的工作狀態(tài)一般分為3個區(qū):截止區(qū)、非飽和區(qū)和飽和區(qū)[6]。當VGSVTH且VDSVTH且VDS>VGS-VTH時,NMOSFET工作在飽和區(qū)。其中VGS為柵極到源極電壓,VDS為漏極到源極電壓,VTH為開啟電壓。通過合理選擇靜態(tài)工作點,讓NMOSFET交替工作在截止區(qū)和非飽和區(qū),就能實現(xiàn)開關(guān)功能。若選擇的 VGS越大,則使NMOSFET工作在截止區(qū)和非飽和區(qū)的 VDS可選擇范圍越大;若選擇的VDS越大,則VGS必須相對較大才能保證NMOSFET工作在截止區(qū)和非飽和區(qū)。VGS和VDS的增大都會導(dǎo)致工作電流明顯增加,混頻器的功耗相應(yīng)增大。

2.2 混頻器開關(guān)單元設(shè)計

混頻器開關(guān)單元電路如圖1所示。場效應(yīng)管M1～M4組成兩對開關(guān)管,本振信號通過開關(guān)管柵極引入,射頻信號直接加在開關(guān)管的源極,中頻信號從開關(guān)管的漏極輸出。本振大信號驅(qū)動兩對管交替開關(guān),達到混頻的目的。

圖1 開關(guān)單元電路Fig.1 The switch cell circuit

漏極偏置電壓通過串聯(lián)10 kΨ的電阻加在各開關(guān)管的漏極,柵極偏置電壓直接加在各開關(guān)管的柵極,襯底偏置電壓直接加在各開關(guān)管的襯底端,通過調(diào)整開關(guān)管的各個偏壓選擇合適的靜態(tài)工作點。要使兩對管成為理想的開關(guān),本振信號應(yīng)該是理想的方波,但是這種射頻方波信號在實際電路中很難實現(xiàn),通常采用幅度較大的正弦信號代替。當本振信號足夠強,兩對管可以近似為理想開關(guān),在本振信號的正半周期內(nèi),M1、M2導(dǎo)通,M3、M4截止;而在負半周期內(nèi),M3、M4導(dǎo)通,M1、M2截止。經(jīng)過開關(guān)管的作用后,大幅度的正弦本振信號可以近似為方波信號[7]

其中,VLO是本振信號的幅度,sgn[cosωLOt]是一個幅度為1、角頻率為 ωLO的方波信號

將方波信號sgn[cosωLOt]進行傅里葉變換,可得

方波信號由本振信號的各奇次諧波組成。

假設(shè)輸入的射頻信號為正弦信號

混頻器輸出電流

其中,IRF為射頻信號的幅度,ωRF為射頻信號的角頻率,ωLO為本振信號的角頻率。由式(5)可知,混頻器的輸出僅由本振頻率各奇次諧波與輸入射頻信號的和頻與差頻成分組成,實現(xiàn)了混頻器的變頻功能,在混頻器的輸出端通過中頻濾波器選擇所需的中頻信號。由于混頻器采用雙平衡結(jié)構(gòu),而且信號采用差分形式,因此輸出頻譜中包含有較少的毛刺成分,有利于提高混頻器的線性度。

2.3 輸入、輸出電路設(shè)計

本文中的混頻器帶寬較寬,而且信號采用差分形式,要求輸入、輸出匹配網(wǎng)絡(luò)不但要覆蓋整個寬頻帶,而且還要完成單端與雙端之間的轉(zhuǎn)換。傳統(tǒng)的L型、T型以及π型匹配網(wǎng)絡(luò)是基于單頻點的匹配方法,在匹配頻點性能較好,整個頻帶內(nèi)插損較大。如果還要用LC器件實現(xiàn)單端與雙端之間的轉(zhuǎn)換,損耗更大。傳輸線變壓器不僅能實現(xiàn)超寬帶阻抗變換,而且插損很小,還能實現(xiàn)單端與雙端之間的轉(zhuǎn)換。

本振信號從開關(guān)管的柵極輸入,本振信號幅度的大小直接決定了開關(guān)管的導(dǎo)通、截止狀態(tài),對混頻器的線性度、噪聲系數(shù)、變頻損耗等指標有決定作用。本振信號輸入端要保證阻抗匹配,減小本振信號的損耗。本振信號端的輸入阻抗隨開關(guān)管的偏置電壓和溝道寬度變化較小,在71.5～100MHz范圍內(nèi),阻抗值保持在 780-j17.5 Ψ～ 780+j36.2 Ψ之間。本振輸入阻抗的電抗與電阻相差近20倍,為實現(xiàn)寬帶匹配,本文主要考慮電阻的匹配,采用一個單端到單端的變壓器與一個單端到雙端的變壓器串聯(lián)實現(xiàn)本振輸入電路設(shè)計。本振輸入電路如圖2所示,在TF2的輸出中間端口加入一個隔直電容,開關(guān)管的柵極偏壓通過TF2的 A點加入,這樣不影響本振差分信號的平衡輸入。圖3給出了本振輸入電路在71.5～100 MHz范圍內(nèi)的S21和S11曲線。從圖中可以看出,在該頻段內(nèi),S21均大于-0.001 dB,S11均小于-36 dB,較好地實現(xiàn)了阻抗匹配。

圖2 本振輸入電路Fig.2 The LO input circuit

圖3 本振輸入電路的S參數(shù)Fig.3 The S-parameters of LO input circuit

射頻信號幅度較小,如果在輸入端口的損耗過大,將直接影響混頻器的變頻損耗、噪聲系數(shù)等指標。射頻信號端的輸入阻抗隨開關(guān)管的偏置電壓和溝道寬度變化較大,在1.5～30 MHz范圍內(nèi),電阻最大值與最小值相差3個數(shù)量級,電抗最大值與最小值相差2個數(shù)量級,電阻值比電抗值小3個數(shù)量級。由于射頻信號端輸入阻抗值變化較大,阻抗匹配難度較大,本文采用傳輸線變壓器實現(xiàn)單端到雙端變換,適當控制射頻輸入電路的損耗。

中頻信號輸出阻抗較高,電阻隨開關(guān)管的偏置電壓和溝道寬度變化較小,近似20 kΨ,電抗隨開關(guān)管的偏置電壓和溝道寬度變化較大,最小值與最大值相差20倍以上。盡管電抗值變化較大,但是最大值也比電阻值小5倍以上,本文仍然主要考慮電阻的匹配,采用一個雙端到單端的變壓器與兩個單端到單端的變壓器串聯(lián)實現(xiàn)中頻輸出電路設(shè)計。中頻輸出電路如圖4所示,在TF5的輸入中間端口加入一個隔直電容,防止漏極偏壓短路。圖5給出了中頻輸出電路的S21和S11曲線。從圖中可以看出,70MHz中頻處,S21為-0.214 dB,S11為-13.171 dB。

圖4 中頻輸出電路Fig.4 The IF output circuit

圖5 中頻輸出電路的S參數(shù)Fig.5 The S-parameters of IF output circuit

2.4 混頻器整體性能優(yōu)化仿真

本文使用的N溝道增強型場效應(yīng)管參數(shù)眾多,已有較多文獻給出了MOSFET的分布電阻模型、分布電容模型以及計算方法[8],這里不再贅述。本文通過改變MOSFET溝道的長寬比以及偏置電壓來優(yōu)化混頻器的性能。對于特定工藝的MOSFET一般選擇固定溝道長度,通過改變溝道寬度實現(xiàn)長寬比的變化,本文采用0.25 μ m工藝的MOSFET,溝道長度固定為0.6 μ m 。

通?；祛l器的設(shè)計中需要將輸入三階截點、變頻損耗、噪聲系數(shù)等指標之間進行折衷來實現(xiàn)整體設(shè)計的最佳性能。本文先考察混頻器的輸入三階截點和變頻損耗,然后再逐步分析混頻器的其他技術(shù)指標。開關(guān)管的溝道寬度、柵極偏置電壓、漏極偏置電壓、襯底偏置電壓以及本振功率都是影響混頻器性能的關(guān)鍵因素。先限定這幾個關(guān)鍵參數(shù)的優(yōu)化范圍:開關(guān)管的溝道寬度為 20～200 μ m,柵極偏置電壓和漏極偏置電壓為0～12 V,襯底偏置電壓為-12～0 V,本振功率為10～30 dBm。通過ADS軟件的優(yōu)化功能,將這5個參數(shù)設(shè)置為優(yōu)化變量,對混頻器的輸入三階截點和變頻損耗指標進行優(yōu)化。通過多次優(yōu)化,最后選取溝道寬度為170 μ m,柵極偏置電壓為3 V,漏極偏置電壓為7V,襯底偏置電壓為-5 V,本振功率為27 dBm。

優(yōu)化所得輸入三階截點如圖6所示,在射頻輸入為22.5 MHz時最大,為60.423 dBm;在射頻輸入為1.5 MHz時最小,為43.702 dBm,輸入三階截點在整個工作頻帶內(nèi)雖然變化較大,但都滿足大于40 dBm的設(shè)計要求。變頻損耗如圖7所示,在射頻輸入為30 MHz時最大,為5.619 dB;在射頻輸入為19.5 MHz時最小,為5.579 dB,最大值與最小值相差僅0.04 dB,變頻損耗在工作頻帶內(nèi)變化較小。

圖6 輸入三階截點隨射頻頻率變化曲線Fig.6 Input IP3 vs.RF frequency

圖7 變頻損耗隨射頻頻率變化曲線Fig.7 Conversion Loss vs.RF frequency

在整個工作頻帶范圍內(nèi),雙邊帶噪聲系數(shù)小于1.1 dB,單邊帶噪聲系數(shù)都小于4.3 dB,1 dB壓縮點高于12 dBm。

3 電路實現(xiàn)與測試

該混頻器是采用雙平衡結(jié)構(gòu),實際電路設(shè)計中應(yīng)控制差分信號的相位延遲相同,保證混頻器的平衡性。另外,由于4個開關(guān)管的物理參數(shù)存在細小的個體差異,對混頻器的平衡性有一定的影響,電路設(shè)計中可以加入一些輔助元器件用于調(diào)節(jié)混頻器的平衡性。由于實際應(yīng)用的系統(tǒng)只提供+12 V、-12 V電壓,場效應(yīng)管的偏置電壓通過分壓電路實現(xiàn)。實際制作的混頻器如圖8所示,實測輸入三階截點和變頻損耗分別如圖9和圖10所示。整個工作頻帶內(nèi),實測輸入三階截點高于40 dBm,變頻損耗小于7 dB,1 dB壓縮點高于12 dBm,單邊帶噪聲系數(shù)小于7 dB。盡管實測數(shù)據(jù)與仿真結(jié)果存在一定的差距,但是基本滿足了實際應(yīng)用。

圖8 混頻器照片F(xiàn)ig.8 Photo of the mixer

圖9 實測輸入三階截點Fig.9 The test result of input IP3 vs.RF frequency

圖10 實測變頻損耗Fig.10 The test result of Conversion Loss vs.RF frequency

4 結(jié) 論

本文采用雙平衡場效應(yīng)管結(jié)構(gòu)和阻抗匹配技術(shù)設(shè)計了一種適用于超寬帶短波接收機的高線性混頻器,借助仿真工具優(yōu)化了電路參數(shù),在基本不影響混頻器其他參數(shù)的條件下,輸入三階截點在寬頻帶范圍內(nèi)高于40 dBm,基本滿足了超寬帶短波接收機的應(yīng)用。但該混頻器也存在有待改進的地方:輸入、輸出電路沒有實現(xiàn)理想的阻抗匹配,實際應(yīng)用中需考慮中頻輸出電路與接收機中頻濾波器的阻抗匹配;應(yīng)充分考慮電路的物理結(jié)構(gòu)和工藝的影響,改善電路的相位平衡性,提升混頻器的整體性能。

[1] 解建勇,孫素慧.通用短波接收機射頻前端設(shè)計[J].無線電通信技術(shù),2009,35(3):1-3.XIE Jian-yong,SUN Su-hui.The RF front-Design of current short-wave receiver[J].Wireless Communication Technology,2009,35(3):1-3.(in Chinese)

[2] 李恩玲,褚蒙,周如培.射頻CMOS混頻器的設(shè)計[J].微電子學(xué),2005,35(2):1-3.LI En-ling,CHU Meng,ZHOU Ru-pei.Design of RF CMOS Mixer[J].Microelectronics,2005,35(2):1-3.(in Chinese)

[3] 周少華.基于吉爾伯特型的CMOS射頻混頻器的設(shè)計[J].吉首大學(xué)學(xué)報(自然科學(xué)版),2011,32(3):1-3.ZHOU Shao-hua.Design ofCMOS RF Mixer based on Gilbert[J].Journal of Jishou University(Natural Science Edition),2011,32(3):1-3.(in Chinese)

[4] 吳金,姚建楠,常昌遠.CMOS模擬IP線性集成電路[M].南京:東南大學(xué)出版社,2007:11-12.WU Jin,YAO Jian-nan,CHANG Chang-yuan.CMOS Analog IP linearity Integrated Circuits[M].Nanjing:Southeast University Press,2007:11-12.(in Chinese)

[5] 王志剛,龔杰星.現(xiàn)代電子線路[M].北京:北方交通大學(xué)出版社,2003:62-75.WANG Zhi-gang,GONG Jie-xing.Modern Electron Circuitry[M].Beijing:North Jiaotong University Press,2003:62-75.(in Chinese)

[6] 陳貴燦,邵志標,程軍,等.CMOS集成電路設(shè)計[M].西安:西安交通大學(xué)出版社,1999:48-51.CHEN Gui-can,SHAO Zhi-biao,CHENG Jun,et al.Design of CMOS Integrated Circuits[M].Xi′an:Xi′an Jiaotong University Press,1999:48-51.(in Chinese)

[7] 池保勇,余志平,石秉學(xué).CMOS射頻集成電路分析與設(shè)計[M].北京:清華大學(xué)出版社,2006:256-257.CHI Bao-yong,YU Zhi-ping,SHI Bing-xue.Analysis and Design of CMOS RF Integrated Circuits[M].Beijing:Tsinghua University Press,2006:256-257.(in Chinese)

[8] Allen P E.CMOS模擬集成電路設(shè)計[M].馮軍,譯.北京:電子工業(yè)出版社,2005:58-73.Allen P E.Design of CMOS Analog Integrated Circuits[M].Translated by FENG Jun.Beijing:Publishing House of Electronic Industry,2005:58-73.(in Chinese)