基于Zigbee的無線傳輸電路的抗電磁干擾優(yōu)化設(shè)計

李立明，陳 影

（太原中博信息科學研究院 山西 太原 030051）

隨著世界上第一個電磁兼容性規(guī)范1944年在德國誕生，電磁兼容設(shè)計在現(xiàn)代電子設(shè)計中變得越來越重要[1]。普通的10 kV/630 kW“箱式”變壓器低頻噪音輻射處的電場輻射一般可達800 V/m，電磁輻射可達30 B/μT[2]，對工作在此環(huán)境下的無線傳輸模塊有非常大的影響，因此有必要對無線傳輸模塊進行抗電磁干擾設(shè)計。

1 PCB的抗干擾設(shè)計

1.1 硬件方面的抗電磁干擾設(shè)計

1）選擇集成度高，抗干擾能力強，功耗小的電子器件。

2）良好的接地設(shè)計。對于工作在2 MHz一下低頻應采取共地，即一點接地；對于工作在10 MHz以上的高頻應采用分地，即多點接地。同時，數(shù)字地和模擬地分開，中間用磁珠連接。對傳感器信號地線采用浮空隔離，不與大地相連。將所有閑置的單片機IO端口，應該接地而不是接電源[3]。

3）濾波處理。每個IC的電源端并聯(lián)一個高頻電容，減少IC對電源的影響。

4）PCB的設(shè)計：①布線時遵循3-W原則，也就是相鄰兩條線路間的中心距離應該大于或者等于3倍的線寬。隨著線間距離的增大，同時也能減少線間的耦合串擾[4]。②按照功能布局，不同模塊接對應的電源。③電源和地線盡量的粗，電流方向和信號線方向相同。④晶振盡量靠近單片機。⑤線路盡量使用45°折線而不是90°折線[5]。⑥多層板設(shè)計，將電源層和接地層放在中間層，這樣利于各元器件的迅速接地，抑制共模干擾，有利于抗電磁干擾。

1.2 軟件方面的抗電磁干擾設(shè)計

1）使用看門狗，MSP430中已經(jīng)集成，遂不贅述。

2）數(shù)據(jù)冗余技術(shù)，在噪聲幅度較大的環(huán)境中傳輸數(shù)據(jù)，給數(shù)據(jù)增加一定的冗余位用于校驗，能增加檢錯和糾錯的能力，具有非常明顯的抗干擾效果[6]。

2 電磁干擾仿真軟件介紹

電磁干擾的數(shù)值仿真過程也就是電磁場問題的數(shù)值計算過程，電磁數(shù)值計算的任務(wù)是基于麥克斯韋方程組，建立逼近實際問題的連續(xù)型數(shù)學模型，然后采用相應的數(shù)值計算方法，經(jīng)離散化處理，解出模型的數(shù)值解，再經(jīng)處理得出場域中任意點處的場強，能量，損耗分布，及其他參數(shù)。常見的計算法方法有時域有限元法、頻域有限元法，矩量法等，其中矩量法基于Maxwell方程中的積分方程，計算精度較高；頻域有限元法基于Maxwell方程中的偏微分方程，計算量較大，其中Ansoft Designer就是基于頻域有限元方法的軟件。

Ansoft Desinger集成了高頻、基于物理原型的電磁建模、仿真及與電路和系統(tǒng)分析的無縫連接環(huán)境，為了獲得S參數(shù)和電流密度J，采用了混合電位積分方程 （MPIE Mixed Potential Integral Equation）法和矩 量 法 （MoM Method of Moments）分別計算之，這樣就能通過電流密度求得S參數(shù)和輻射場。

在Ansoft中，只要三維物體表面網(wǎng)格形成，則可利用混合點位積分方程（MPIE）進行分析：

3 PCB電磁兼容仿真步驟

3.1 PCB的設(shè)計、布線及輸出

PCB的設(shè)計在Protel99SE中進行，先在Protel中繪制原理圖，再經(jīng)過錯誤檢查后，生成網(wǎng)絡(luò)圖，然后再進行布線。此PCB板設(shè)計為4層，底層和頂層都走信號線，中間兩層分別是地線和電源，底層和頂層所有有接地和接電源的引腳都以最短的具體接地和接到電源，保證了信號完整性及抗電磁干擾性。布線后的電路板如圖1所示。

圖1 布線圖Fig.1 Placement of PCB

設(shè)計好PCB板后，通過輸出功能輸出DXF文件。

3.2 導入Ansoft Designer并生成模型

導入時，先在Designer中新建一個Planar EM項目，這里采用的是系統(tǒng)內(nèi)置的雙面板的模板，為了生成相關(guān)印制板的實體模型，可以通過Ansoft Designer的Layout菜單中所列的Import file選項，將Protel導出的DXF文件導入到Planar EM項目中來，生成印制板的實體模型的各層，導入過程中，Protel和Ansoft Designer中設(shè)定的缺省單位要一致，先導入所有的層，再根據(jù)實際情況修改和調(diào)整PCB上各層的走線。PCB采用的介質(zhì)材料是FR-4，完成上述工作后，整個印制板的仿真實體模型可在Ansoft Designer中建立。如圖2所示。

圖2 導入Ansoft后的模型Fig.2 Model after import in Ansoft

3.3 設(shè)定解析條件

1）首先設(shè)定激勵（Excitations）用選擇工具選擇需要添加激勵的邊緣，然后右鍵單擊選擇Add Port。根據(jù)電路的實際情況，這里設(shè)定 Port1，Port2，Port3，Port4 共 4 個激勵源，電流幅度分別為 0.1 A、0.2 A、0.1 A、0.3 A。

2）然后設(shè)定分析條件（Analysis）右鍵單擊添加解析方案設(shè)置（Adding Solution Setup），選定初始化網(wǎng)格為頻率等于60 Hz時的固定網(wǎng)格 （Fixed Mesh），并且在網(wǎng)格精煉標簽（Mesh Refinement）中將精煉參數(shù)（Refinement Parameters）設(shè)置為缺省值。在增加的Setup1上右鍵單擊，選中Mesh Overlay和Dynamic Mesh Update，再添加頻率掃描 （Adding Sweep Frequency），類型選擇“離散”（Discrete），復選中“生成表面電流”（Generate Surface Current），開始頻率為 40 Hz，終止頻率為60 Hz，步長2 Hz，一共10個頻率點。設(shè)定上面所有的條件后，還需要對設(shè)置進行初步校驗，校驗完成后即可開始對PCB實體模型進行解析。

4 仿真結(jié)果分析

4.1 原始結(jié)果分析

通過在Ansoft Designer中過對以上10個頻點的掃描，即可得到了PCB的電流圖和近場分布圖，這里以50 Hz點為例，分析得到的電流圖，E、H近場分布圖進行分析，如圖3、4、5可見，電路中出現(xiàn)4塊場強較強的區(qū)域，分布在2個晶振及射頻發(fā)射電路區(qū)域，其中晶振區(qū)域存在著敏感元件，而這部分正好輻射強度較大，這對于PCB的電磁兼容來說是不合適的。

圖3 50 Hz電流圖Fig.3 Current graph at 50 Hz

圖4 50 Hz E近場圖Fig.4 E near field at 50 Hz

圖5 50 Hz H近場圖Fig.5 H near field at 50 Hz

針對上述問題，我們對PCB進行了重新布線，調(diào)整以上兩塊敏感區(qū)域中元件的位置，縮短晶振到單片機的距離，使信號盡可能快的進入芯片，平滑彎角，盡量使電感和電容垂直放置，以減少不必要的干擾。

4.2 改進后分析

改進后，再次導入到ansoft Designer中進行分析，得到圖6、7、8，此時可以發(fā)現(xiàn)，以前輻射區(qū)域較大區(qū)域變小或變形，受影響較大的晶振區(qū)域強度有所下降，對周圍元件的影響也相應減弱，系統(tǒng)的抗電磁干擾能力得到提高。

圖6 改進后50 Hz電流圖Fig.6 Current graph at 50 Hz after improve

5 結(jié) 論

通過Ansoft Designer軟件對PCB板進行的電磁兼容分析，根據(jù)其得出的PCB的電流圖及近場分布圖，分析PCB的電磁兼容性，針對結(jié)果中的電磁輻射過高區(qū)域進行了重新設(shè)計，經(jīng)Ansoft Designer驗證，重新設(shè)計后的PCB各項電磁兼容指數(shù)有所下降，電磁兼容性得到提高。

圖7 改進后50 Hz E近場圖Fig.7 E near field at 50 Hz after improve

圖8 改進后50 Hz H近場圖Fig.8 H near field at 50 Hz after improve

[1]Bernardi P，Cicchetti R.Response of a planar microstrip line excited by an external electromagnetic field [J].IEEE Transactions on Electromagnetic Compatibility，1990，32（2）:102-105.

[2]李群.箱式變壓器噪音與電磁輻射的治理[J].上海鐵道科技，2005（1）:23-26.LI Qun.Box-type transformer noise and electromagnetic radiation treatment[J].Shanghai Railway Technology，2005（1）:23-26.

[3]王守三.PCB的電磁兼容設(shè)計技術(shù)、技巧和工藝[M].北京:機械工業(yè)出版社，2008.

[4]Montrose M I.電磁兼容和印刷電路電路板理論、設(shè)計和布線[M].北京:人民郵電出版社，2003.

[5]Smith A A.外界電磁場對傳輸線的干擾[M].翟啟明，張貴元，譯.北京:人民郵電出版社，1998.

[6]吳建輝.印制電路板的電磁兼容性設(shè)計[M].北京:國防工業(yè)出版社，2005.

[7]陳瀟一，歐陽秀爽，李朋.電力變壓器繞組直流電阻測試影響因素及抑制措施研究[J].陜西電力，2010（12）：31-34.CHEN Xiao-yi，OUYANG Xiu-shuang，LI Peng.Influence factors on DC resistance measurement for power transformers winding and its suppression method[J].Shaanxi Electric Power，2010（12）：31-34.