基于DSN－3500A－119＋的雷達(dá)鎖相環(huán)設(shè)計(jì)

嚴(yán) 龍，柴晉飛，趙 婷

（1.空軍駐784廠軍事代表室，成都610051；2.成都錦江電子系統(tǒng)工程有限公司，成都610051）

0 引 言

頻率源技術(shù)是一項(xiàng)技術(shù)難度大的先進(jìn)電路技術(shù)，它的好壞直接影響雷達(dá)、導(dǎo)航、通訊、空間電子技術(shù)及儀器、儀表等的性能指標(biāo)。頻率源可分為兩大類：自激振蕩源和合成頻率源。常見的自激振蕩源有晶體振蕩器、腔體振蕩器、介質(zhì)振蕩器、壓控振蕩器、釔鐵石榴石（YIG）振蕩器和波形產(chǎn)生器等。合成頻率源是新型頻率源，技術(shù)含量高，目前被廣泛應(yīng)用于現(xiàn)代電子系統(tǒng)中。合成頻率源的主要優(yōu)點(diǎn)是頻率穩(wěn)定度高、相位噪聲低、使用靈活、控制方便、性能優(yōu)越，缺點(diǎn)是造價(jià)高、技術(shù)難度大。合成頻率源一般可分為直接模擬式頻綜、直接數(shù)字式頻綜、間接模擬式頻綜和間接數(shù)字式頻綜，它們的優(yōu)缺點(diǎn)如表1所示。

表1 合成頻率源性能比較表

從表1可以看到間接數(shù)字式頻率綜合器的工作頻率不高、跳頻速度慢、調(diào)制能力有限，但是在體積、重量和成本上優(yōu)勢明顯。特別是最近幾年集成度的提高，使體積變小的同時(shí)設(shè)計(jì)難度大幅減小。間接數(shù)字式頻率源是由數(shù)字鎖相環(huán)構(gòu)成的。本文主要針對雷達(dá)頻率源對頻點(diǎn)保密、體積小、成本低、快速可靠等需求，提出了一種雷達(dá)鎖相環(huán)的快速簡單實(shí)現(xiàn)方法，能夠滿足一般場合對鎖相環(huán)的要求，適合對指標(biāo)要求不高、但時(shí)間緊迫的產(chǎn)品的設(shè)計(jì)。

1 數(shù)字鎖相環(huán)的基本結(jié)構(gòu)和工作原理

數(shù)字鎖相環(huán)路的基本結(jié)構(gòu)如圖1所示，壓控振蕩器（VCO）頻率除以N，目的是把VCO頻率降到鑒相器基準(zhǔn)頻率左右，送到數(shù)字鑒相器進(jìn)行鑒頻鑒相，鑒相器輸出通過積分濾波器電路變成模擬電壓控制VCO頻率，使VCO鎖定。VCO誤差相位被除了N倍，經(jīng)鑒相器后等效把VCO相位不穩(wěn)定度放大了N倍，所以N的大小直接影響輸出相位穩(wěn)定度[1-4]。

圖1 數(shù)字鎖相環(huán)路的基本結(jié)構(gòu)

鎖相環(huán)線性化框圖如圖2所示，可以推導(dǎo)出環(huán)路的傳遞函數(shù)為：

式中：φr（S）為初始相位函數(shù)；φ0（S）為輸出相位函數(shù)；Kφ為鑒相器的增益系數(shù)；F（S）為環(huán)路濾波器的傳遞函數(shù)的拉普拉斯變換式；KVCO為VCO的增益系數(shù)。

圖2 鎖相環(huán)線性化框圖

從1 點(diǎn)到輸出端的傳遞函數(shù)為：；從2點(diǎn)到輸出端的傳遞函數(shù)為：；從3點(diǎn)到輸出端的傳遞函數(shù)為：；相位誤差函數(shù)為：

（1）一階鎖相環(huán)

沒有環(huán)路濾波器的鎖相環(huán)，即F（S）＝1時(shí)叫一階鎖相環(huán)，是1型反饋系統(tǒng)。鎖相環(huán)跟蹤相位階躍無凈差；跟蹤頻率階躍有一定的相位誤差，跟蹤頻率斜升將失鎖，所以產(chǎn)生了二階鎖相環(huán)。

（2）二階鎖相環(huán)

在鑒相器輸出端有一個(gè)低通濾波器，一般選擇相位滯后無源濾波器，其傳遞函數(shù)為：

式中：τ1，τ2為阻容濾波器的時(shí)間常數(shù)。

式通常用環(huán)路阻尼系數(shù)ξ和自然諧振頻率ωn表示：

二階環(huán)的暫態(tài)，特征與環(huán)路參數(shù)有關(guān)，也就是與自然諧振頻率ωn和阻尼系數(shù)ξ有關(guān)，在高增益環(huán)中，即KφKVCO?ω的條件下，有關(guān)資料給出了各種阻尼系數(shù)條件下，隨時(shí)間變化的暫態(tài)誤差曲線。工程設(shè)計(jì)ξ一般都取1，特殊要求可取0.7。

（3）理想積分器的二階鎖相環(huán)

按上述分析，導(dǎo)出傳遞函數(shù)為：

噪聲帶寬

用自然諧振頻率ωn和阻尼系數(shù)ξ表示：

噪聲帶寬：

由相位和頻率階躍引起的穩(wěn)態(tài)誤差為零。由頻率斜升引起的穩(wěn)態(tài)誤差為：

VCO最大頻率掃描速率為：

2 DSN－3500A－119＋芯片介紹

圖3是DSN－3500A－119＋的功能框圖。此款芯片是由Mini－circuits公司生產(chǎn)的集成VCO的頻率綜合器，輸出頻率可以通過外部編程改變，頻率范圍是2 700～3 500MHz，并且輸入輸出阻抗為50Ω。芯片內(nèi)部集成了鑒相器、環(huán)路濾波器、VCO。鑒相器是ADI公司的ADF4106，其中包含可編程分頻器R、可編程計(jì)數(shù)器A、B和1個(gè)雙模前置分頻器（P／P＋1）。通過改變ADF4106的分頻器、計(jì)數(shù)器就可以達(dá)到改變頻率的目的。ADF4106的控制是通過SPI串口完成的。

圖3 DSN－3500A－119＋功能框圖

由于DSN－3500A－119＋集成了環(huán)路濾波器，而環(huán)路濾波器直接影響環(huán)路輸出的相噪和跳頻時(shí)間，所以環(huán)路的可調(diào)試性不強(qiáng)，但對要求不高的場合，同樣設(shè)計(jì)也被簡化。還有就是參考輸入要求是10MHz的方波，10MHz晶振是標(biāo)準(zhǔn)值，購貨周期可以更快，在體積和成本上也有一定優(yōu)勢。VCO輸出對應(yīng)頻點(diǎn)的相位噪聲如表2所示。

表2 VCO輸出對應(yīng)頻點(diǎn)的相位噪聲

從表2可看出，DSN－3500A－119＋集成VCO的指標(biāo)并不差，在頻偏為100kHz時(shí)，其輸出相位噪聲在－104dBc／Hz以上。通過鑒相器、環(huán)路濾波器、VCO的集成，使整個(gè)環(huán)路的集成度大大提高，對現(xiàn)在體積小的要求是一種很好的選擇，這也是該芯片的優(yōu)勢之一；同時(shí)使得設(shè)計(jì)簡化，設(shè)計(jì)周期縮短。

3 設(shè)計(jì)實(shí)例

3.1 硬件設(shè)計(jì)

本射頻終端接收機(jī)本振使用了集成鎖相環(huán)芯片DSN－3500A－119＋，該芯片已經(jīng)集成了大部分功能模塊，使得設(shè)計(jì)變得比較簡潔。本設(shè)計(jì)首先從電源入手，該芯片需要＋5V和＋16V2個(gè)電源 ，電流大小對應(yīng)為50mA和16mA。

輸入220V，接變壓器降壓后，通過橋堆，整流成8V和28V直流電源，再通過穩(wěn)壓塊，輸出5V和24V直流電源。5V可以直接接入該芯片，24V電源再次穩(wěn)壓，得到16V電源。因?yàn)橥ㄟ^功能框圖可以看到16V電源要供給環(huán)路濾波器使用，而環(huán)路濾波器的運(yùn)放電源直接影響VCO的控制端，即直接進(jìn)入環(huán)路。

通過前期試驗(yàn)可以證實(shí)：當(dāng)16V只經(jīng)過一次穩(wěn)壓，環(huán)路會(huì)被外界影響，甚至失鎖；而且16V和5V盡可能分開，如果16V用電阻分壓的方式提供5V，輸出射頻會(huì)有大量雜散。

在電源處理好之后，是晶振的選擇。依據(jù)技術(shù)資料要求，必須選擇10MHz方波晶振，同時(shí)在頻偏1kHz處相噪要在－145dBc／Hz以上。在工作原理推導(dǎo)中知道，鎖相環(huán)在鎖定狀態(tài)時(shí)，頻率誤差為零，只有一個(gè)固定的相位誤差，所以輸出的頻率精度主要由晶振保證。根據(jù)需要，選擇晶振的頻率穩(wěn)定度為±2ppm（百萬分之一）。根據(jù)以上條件，可以在溫補(bǔ)晶振和恒溫晶振中選擇。溫補(bǔ)晶振和恒溫晶振都完全滿足上述要求，恒溫晶振雖指標(biāo)更好，但體積大、成本高，所以最后選擇溫補(bǔ)晶振作為參考。

最后是控制器的選擇，由于控制信號(hào)線只需時(shí)鐘（CLK）、數(shù)據(jù)（DATA）、使能（LE）等3條信號(hào)線，而且時(shí)序簡單，所以選擇價(jià)格便宜、編程簡單的單片機(jī)。在本設(shè)計(jì)中選擇的是ATMEL公司的AT 89C2051單片機(jī)。

3.2 軟件設(shè)計(jì)

本設(shè)計(jì)使用單片機(jī)AT 89C2051對頻率合成器進(jìn)行控制，如圖4所示。

圖4 時(shí)序控制

用C語言進(jìn)行編程，以下程序是對DSN－3500A－119＋進(jìn)行初始化編程的主函數(shù)部分（輸出頻率為2 900MHz）：

＃include＜AT 892051.h＞

＃include＜math.h＞

＃define uchar unsigned char

＃define uint unsigned int

sbit LE＝0x92；／／初始化管腳

sbit DI＝0x93；sbit CK＝0x94；

void set＿L0（uint freq）；／／頻率設(shè)置函數(shù)void delay＿us（uchar time）；／／延時(shí)函數(shù)main（）

｛

DI＝0；

CK＝0；

LE＝0；

set＿L0（2900）；設(shè)置頻率點(diǎn)2 900MHz

while（1）

｛

｝

｝

4 試驗(yàn)及測量結(jié)果

用頻譜儀對輸出的雜散進(jìn)行測量，結(jié)果如圖5所示。

圖5 PLL輸出頻率2 900MHz（Ref為10dBm）時(shí)的頻譜

頻譜寬度（span）為20MHz，參考電平（Ref）為10dBm時(shí)雜散抑制約為60dBc。用頻率計(jì)對輸出的頻率測量，測量結(jié)果為2 900 000.8kHz。由于條件所限，沒有測試相噪。

5 結(jié)束語

本文對數(shù)字鎖相頻率合成器進(jìn)行了研究，用DSN－3500A－119＋設(shè)計(jì)了一個(gè)雷達(dá)頻率綜合器。由于DSN－3500A－119＋集成度很高，使得設(shè)計(jì)變得非常簡單，設(shè)計(jì)周期大大縮短，程序稍加更改即可以實(shí)現(xiàn)跳頻，獲得一個(gè)多個(gè)頻點(diǎn)的頻綜系統(tǒng)，而且功耗也很低，具有很大的實(shí)用價(jià)值，能降低成本，在雷達(dá)設(shè)計(jì)研究上得到了很好的應(yīng)用。

[1]吳春華，許富強(qiáng)，周笛青，等.一種單相鎖相環(huán)的數(shù)字實(shí)現(xiàn)[J].電氣傳動(dòng)，2012，42（6）：13－16.

[2]陳鑫，吳寧.數(shù)字鎖相環(huán)的最優(yōu)化設(shè)計(jì)[J].南京航空航天大學(xué)學(xué)報(bào)，2012，44（1）：87－92.

[3]龔錦霞，解大，張延遲.三相數(shù)字鎖相環(huán)的原理及性能[J].電工技術(shù)學(xué)報(bào)，2009，24（10）：94－99.

[4]李鵬，于洪珍，徐小民，等.基于鎖相環(huán)技術(shù)的頻率合成器的研究[J].硬件縱橫，2009（9）：27－29.