基帶成形濾波器的數(shù)字設(shè)計(jì)與實(shí)現(xiàn)

王頂，劉智朋，趙頤軒

（西北工業(yè)大學(xué) 電子信息學(xué)院，陜西 西安 710129）

在現(xiàn)代無(wú)線電通信中，由于基帶信號(hào)的頻譜范圍都比較寬，為了有效利用信道，在信號(hào)傳輸出去之前，都要對(duì)信號(hào)進(jìn)行頻譜壓縮，使其在消除碼間干擾和達(dá)到最佳檢測(cè)的前提下，大大提高頻譜利用率[1]。為此，在數(shù)字基帶傳輸系統(tǒng)中，壓縮基帶信號(hào)頻譜的主要方法就是采用基帶成型濾波器。而伴隨著超高速數(shù)字集成電路的發(fā)展，成型濾波器已經(jīng)由過(guò)去的基帶頻域模擬成型濾波器變成現(xiàn)在的基帶時(shí)域數(shù)字成型濾波器。與基帶模擬成型濾波器相比，基帶數(shù)字成型濾波器具有高精度、高可靠性和高靈活性等優(yōu)點(diǎn)；同時(shí)還便于大規(guī)模集成、易于實(shí)現(xiàn)線性相位等特點(diǎn)[2]。實(shí)現(xiàn)數(shù)字基帶成型的方法有很多，如抽頭延遲線模型（FIR）、格型濾波器及級(jí)聯(lián)型（IIR）等，文中采用基于FPGA的查表操作來(lái)實(shí)現(xiàn)數(shù)字基帶成型濾波器的功能，查表法是預(yù)先將信號(hào)所有可能的成型后的基帶波形的樣本值存儲(chǔ)起來(lái)，根據(jù)輸入數(shù)據(jù)序列，從存儲(chǔ)器中查找并輸出對(duì)應(yīng)的波形，這種方法簡(jiǎn)單、直觀、速度快。

1 基帶成型濾波器原理

由奈奎斯特第一準(zhǔn)則可知：如果信號(hào)經(jīng)傳輸后整個(gè)波形發(fā)生了變化，但只要其特定點(diǎn)的抽樣值保持不變，那么用再次抽樣的方法，仍然可以準(zhǔn)確無(wú)誤的恢復(fù)原始信碼[3]。為了說(shuō)明基帶成型濾波器的基本原理，先將基帶傳輸系統(tǒng)的模型構(gòu)建如圖1所示[4]。

圖1 基帶傳輸系統(tǒng)模型Fig．1 Baseband transmission system model

若要實(shí)現(xiàn)無(wú)碼間干擾的基帶傳輸，則該系統(tǒng)總的傳輸特性應(yīng)該滿足下式[5]：

但該式所表達(dá)出來(lái)的特性是理想的，是無(wú)法實(shí)現(xiàn)的，而且即使獲得了相當(dāng)逼近理想的特性，把理想的沖激響應(yīng)h（t）作為傳輸波形仍然是不適宜的。這是因?yàn)?，波形h（t）的“尾巴”衰減振蕩幅度較大，因此在得不到嚴(yán)格定時(shí)時(shí)，碼間干擾就可能達(dá)到很大的數(shù)值。

從實(shí)際的濾波器的實(shí)現(xiàn)和對(duì)定時(shí)的要求等方面考慮，采用具有升余弦頻譜特性的H（w）比較合適，其所對(duì)應(yīng)的沖激響應(yīng) h（t）為下式[6]：

其中 α 為滾降系數(shù)，且 0≤α≤1，Ts為碼元周期。 h（t）的時(shí)域波形如圖2所示[7]。

圖2 沖激響應(yīng)Fig．2 Impulse response

由圖2可以看出，升余弦信號(hào)在前后抽樣值處（間隔Ts）的串?dāng)_始終為零，滿足奈奎斯特第一準(zhǔn)則，可以消除碼間干擾（ISI）。

設(shè){x（t）}為成型濾波器的輸入碼元序列，可將其表示為：

其中 x（n）的取值為-1、+1。

當(dāng)該輸入碼元序列經(jīng)過(guò)沖激響應(yīng)為h（t）的成型濾波器時(shí)，所對(duì)應(yīng)的輸出響應(yīng)為下式[8]：

2 基帶成型濾波器的MATLAB設(shè)計(jì)

圖3 輸入100010時(shí)的輸出序列波形Fig．3 The output sequencewaveform when enter 100010

輸入碼元序列總共有n=2L=64種情況，則對(duì)應(yīng)的基帶成型后的輸出序列波形所需要的采樣總點(diǎn)數(shù)為：L×n×32=12 288，若每個(gè)點(diǎn)采用8 bit的量化，則得到數(shù)據(jù)存儲(chǔ)量為12 k字節(jié)。

在實(shí)際的硬件電路實(shí)現(xiàn)過(guò)程中，讓輸入碼元序列串行移入移位寄存器，也就是說(shuō)每次向移位寄存器中移入1個(gè)碼元，然后再通過(guò)查表操作得到該輸入碼元成型后的序列波形，所以直觀上來(lái)看，對(duì)于每種輸入序列所對(duì)應(yīng)的192個(gè)輸出序列波形點(diǎn)，只需要取其最后32個(gè)點(diǎn)進(jìn)行存儲(chǔ)即可，那么其總的數(shù)據(jù)存儲(chǔ)量只有2k字節(jié)。

由于輸入碼元所對(duì)應(yīng)的成型后的序列波形走向會(huì)受到下一個(gè)輸入碼元的影響，也就是說(shuō)在不知道下一個(gè)輸入碼元時(shí)，該輸入碼元成型后的序列波形就會(huì)存在兩種情況。假設(shè)移位寄存器中的初始狀態(tài)為“000000”，當(dāng)輸入碼元“1”時(shí)，移位寄存器里面的狀態(tài)變?yōu)椤?00001”，則在不知道下一輸入碼元的情況下，該輸入碼元所對(duì)應(yīng)的成型后的序列波形如圖4所示。

圖4 輸入碼元‘1’在不同的下一輸入碼元時(shí)所對(duì)應(yīng)的成型后波形Fig．4 Moldingwaveform when entering code ‘1’ in different next input code

由上圖可知，對(duì)于輸入碼元“1”來(lái)說(shuō)，當(dāng)下一個(gè)碼元輸入為“0”時(shí)，其成型后的波形走向是趨于 0的，如圖4（a）所示；當(dāng)下一個(gè)輸入碼元為“1”時(shí)，其成型后的波形走向趨于平坦，如圖 4（b）所示。

由于通過(guò)MATLAB仿真出來(lái)的192點(diǎn)輸出序列波形的后32個(gè)點(diǎn)的走向總是趨向于0的，考慮到前面所述情況，若將其存儲(chǔ)制作成表，則會(huì)得出錯(cuò)誤的成型結(jié)果。因此，應(yīng)該將每種輸出序列的第129點(diǎn)到160點(diǎn)（共32點(diǎn)）取出來(lái)，進(jìn)行存儲(chǔ)制作成表，就可以解決前面所述的問(wèn)題。

3 基帶成型濾波器的FPGA實(shí)現(xiàn)

由于FPGA器件具有速度快、密度高、功耗低、可配置性強(qiáng)等優(yōu)良特性，因此，在此設(shè)計(jì)中選用Xilinx公司的Spartan3 XC3S200 FPGA芯片來(lái)搭建硬件系統(tǒng)平臺(tái)，該芯片內(nèi)置了216 k的Block RAM，完全足夠存儲(chǔ)輸出數(shù)據(jù)。

將輸入信號(hào)以Ts為周期，按每次1 bit串行放入一個(gè)長(zhǎng)度為6 bit的移位寄存器，然后以該6 bit的數(shù)據(jù)作為高位地址，后面再綴上5 bit的低位地址，當(dāng)?shù)?位的地址從”00000”變化到”11111”時(shí)，就以查表尋址的方式在存儲(chǔ)器中找到了輸入信號(hào)在基帶成型濾波后的波形數(shù)值。查表尋址方式的原理框圖如圖5所示。

圖5 查表尋址方式原理框圖Fig．5 Look-up table addressing block diagram

但需要注意的是，由于在MATLAB程序中，對(duì)于每種輸出波形序列，只是將采樣得到的第129點(diǎn)到160點(diǎn)取出來(lái)進(jìn)行存儲(chǔ)的，所以在t時(shí)刻所得到的基帶成型后的波形數(shù)值，所對(duì)應(yīng)的信號(hào)應(yīng)該是t-Ts時(shí)刻輸入的。

當(dāng)串行輸入數(shù)據(jù)為 “0000 1010 0101 0111 0101 1110 0001”時(shí)，經(jīng)過(guò)查表尋址，用 MODELSIM6．0仿真出來(lái)的結(jié)果如圖6所示。

由圖6可以看出，在各個(gè)取樣點(diǎn)碼之間的串?dāng)_比較小，達(dá)到了基帶信號(hào)成型的目的。

圖6 仿真結(jié)果Fig．6 Simulation results

4 結(jié)束語(yǔ)

文中著重研究了現(xiàn)代通信系統(tǒng)中基帶成型濾波器的數(shù)字設(shè)計(jì)與實(shí)現(xiàn)方法，該方法基于FPGA的查表操作來(lái)實(shí)現(xiàn)，占用系統(tǒng)資源相對(duì)于傳統(tǒng)方法有很大的降低，并且試驗(yàn)結(jié)果表明所設(shè)計(jì)實(shí)現(xiàn)的成型濾波器可以很好地完成通信系統(tǒng)中基帶信號(hào)的成型特性。

[1]王建新，蔣立平，吉訓(xùn)生，等．基帶成型濾波器的FPGA實(shí)現(xiàn)[J]．電訊技術(shù)，2001（5）：43-46．

WANG Jian-xin，JIANG Li-ping，JIXun-sheng，et al．Baseband formation filter FPGA realizes[J]．Telecommunication Technology，2001（5）：43-46．

[2]馬婭娜，杜栓義，陳立娜．16QAM基帶成型濾波器[J]．現(xiàn)代電子技術(shù)，2007（4）：18-20．

MA Ya-na，DU Shuan-yi，CHEN Li-na．16QAM baseband formation filter[J]．Modern Electronic Technology，2007 （4）：18-20．

[3]田耘，徐文波，張延偉，等．無(wú)線通信FPGA設(shè)計(jì)[M]．北京：電子工業(yè)出版社，2008．

[4]易波．現(xiàn)代通信導(dǎo)論[M]．長(zhǎng)沙：國(guó)防科學(xué)技術(shù)大學(xué)出版社，1998．

[5]樊昌信，張甫翊，徐炳祥，等．通信原理[M]．5版．北京：國(guó)防工業(yè)出版社，2001．

[6]陳東華．升余弦滾降基帶成型內(nèi)插濾波器的FPGA實(shí)現(xiàn)[J]．華僑大學(xué)學(xué)報(bào)：自然科學(xué)版，2006（3）：92-94．

CHEN Dong-hua．Implementato of raised-cosine roll-off pulse shaping interpolated filter based on FPGA[J]．Journal of Huaqiao University：NaturalSciencesVersion，2006（3）：92-94．

[7]胡愛群，蘇杰，龐康．基帶成型濾波器的數(shù)字實(shí)現(xiàn)[J]．?dāng)?shù)據(jù)采集與處理，1996（1）：53-55．

HU Ai-qun，SU Jie，PANG Kang．The baseband formation filter numeral realizes the[J]．Data Acquisition and Processes，1996（1）：53-55．

[8]鄧濤．衛(wèi)星數(shù)據(jù)采集系統(tǒng)遠(yuǎn)端站基帶型號(hào)處理 [D]．上海：華東師范大學(xué)，2005．

[9]King MS，Chung JG．Look-up table based pulse-shaping filter[J]．Electronics Letters，2000，36（17）：1505-1507．