關(guān)于計(jì)算機(jī)組成原理實(shí)驗(yàn)課安排的研討

時(shí)海亮，田?；?/p>

（1.鄭州輕工業(yè)學(xué)院 河南 鄭州 450002；2.河南交通職業(yè)技術(shù)學(xué)院 河南 鄭州 450005）

《計(jì)算機(jī)組成原理》是計(jì)算機(jī)科學(xué)與技術(shù)專業(yè)的主干課程，自2008年起列為碩士研究生入學(xué)專業(yè)課綜合考試全國(guó)統(tǒng)一命題重點(diǎn)課程[1]，全國(guó)各高校對(duì)該課程都十分重視。計(jì)算機(jī)組成原理涉及的知識(shí)面寬、跨度大、概念抽象，從而對(duì)相應(yīng)的實(shí)踐教學(xué)提出了很高的要求。

1 傳統(tǒng)實(shí)驗(yàn)方式分析

傳統(tǒng)的計(jì)算機(jī)組成原理實(shí)驗(yàn)大多是在組成原理實(shí)驗(yàn)箱上進(jìn)行，如COP2000實(shí)驗(yàn)箱、Dais-CMH+實(shí)驗(yàn)箱等。這類實(shí)驗(yàn)需要使用眾多電子芯片，器件之間的連線較多，容易出錯(cuò)，對(duì)于初學(xué)者來說查錯(cuò)也比較困難[2]，費(fèi)時(shí)費(fèi)力，影響實(shí)驗(yàn)?zāi)康牡膶?shí)現(xiàn)，影響教學(xué)效果。另外，在實(shí)驗(yàn)之前，需要先學(xué)習(xí)實(shí)驗(yàn)箱的相關(guān)配置，無異于開設(shè)一門新的課程，比較耗時(shí)，增加學(xué)生的工作量。更重要的是，實(shí)驗(yàn)在很大程度上受實(shí)驗(yàn)箱的限制，只能做固定的幾個(gè)實(shí)驗(yàn)，修改和擴(kuò)展都有相當(dāng)難度，不利于調(diào)動(dòng)學(xué)生的自主創(chuàng)新意識(shí)。另外，還有現(xiàn)實(shí)的問題，購(gòu)置實(shí)驗(yàn)箱的成本比較高，一些大中專院校無力承擔(dān)這些項(xiàng)目，同時(shí)也受場(chǎng)地、空間的限制。

近年來迅速發(fā)展的電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)，將計(jì)算機(jī)技術(shù)應(yīng)用于電子設(shè)計(jì)過程，被廣泛應(yīng)用于電子電路設(shè)計(jì)、仿真、集成電路版的設(shè)計(jì)以及可編程器件的編程等各項(xiàng)工作中。各高校也逐漸將EDA技術(shù)引入計(jì)算機(jī)組成原理實(shí)驗(yàn)教學(xué)中[3-4]。學(xué)生先掌握VHDL硬件描述語(yǔ)言，然后利用FPGA廠商提供的軟件設(shè)計(jì)和綜合工具進(jìn)行計(jì)算機(jī)部件的設(shè)計(jì)、仿真和調(diào)試，完成各組成部件的設(shè)計(jì)任務(wù)。將EDA仿真引入到組成原理實(shí)驗(yàn)中，可豐富實(shí)驗(yàn)內(nèi)容，提高實(shí)驗(yàn)效率，也可使學(xué)生接觸到現(xiàn)代電子設(shè)計(jì)的新方法、新手段。但也存在一定的問題，實(shí)驗(yàn)中要使用的EDA環(huán)境和VHDL系統(tǒng)龐大、內(nèi)容繁多，學(xué)習(xí)本身就相當(dāng)于開設(shè)一門新課程。為了完成計(jì)算機(jī)組成原理實(shí)驗(yàn)，要學(xué)習(xí)一門新的課程，這無疑代價(jià)挺大，憑空增加學(xué)生的學(xué)習(xí)負(fù)擔(dān)。當(dāng)然，也可有這樣一種折中方案，對(duì)學(xué)生增加一門新的選修課來鼓勵(lì)學(xué)生先行學(xué)習(xí)這些基礎(chǔ)知識(shí)。但在學(xué)習(xí)EDA和VHDL的過程中又會(huì)產(chǎn)生如何應(yīng)用這些知識(shí)的問題。當(dāng)然還可能牽扯學(xué)期的安排、與組成原理配合講述等問題。

所以，在此，筆者提倡使用一種新的方式，既類似于EDA的積木式設(shè)計(jì)，又無關(guān)VHDL，利用Simulink模擬仿真的形式進(jìn)行實(shí)驗(yàn)，使學(xué)生著重于對(duì)計(jì)算機(jī)的組成原理的理解。

2 基于Simulink的實(shí)驗(yàn)方式

Simulink是Matlab的重要分支產(chǎn)品，是一個(gè)結(jié)合了框圖界面和交互仿真能力的系統(tǒng)級(jí)設(shè)計(jì)和仿真工具。它以Matlab的核心數(shù)學(xué)、圖形和語(yǔ)言為基礎(chǔ)，可以讓用戶毫不費(fèi)力的完成算法開發(fā)、仿真及模型驗(yàn)證的全過程，而不需傳遞數(shù)據(jù)、重寫代碼或改變軟件環(huán)境[5]。

下面以計(jì)算機(jī)組成原理課程中的加法器為例來說明利用Simulink進(jìn)行仿真實(shí)驗(yàn)的過程。加法器是算術(shù)邏輯運(yùn)算部件的基本單元，因?yàn)樵趦蓚€(gè)二進(jìn)制數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算時(shí)，無論進(jìn)行的是加、減、乘、除中的何種運(yùn)算，最后都將化作若干步相加運(yùn)算進(jìn)行。

1）半加器

圖1為1位二進(jìn)制加法單元示意圖，它有3個(gè)輸入量：操作數(shù)Ai、Bi以及低位傳來的進(jìn)位信號(hào)Ci-1，有2個(gè)輸出量：本位和Si和向高位傳送的進(jìn)位信號(hào)Ci。加法器有半加器和全加器之分。

圖1 1位加法單元示意圖Fig.1 Diagram of 1 bit addition unit

半加器是不考慮進(jìn)位的加法單元，其本質(zhì)是進(jìn)行異或運(yùn)算。利用Simulink仿真半加器的過程如下：

①打開Matlab，在其命令行方式下輸入“simulink”啟動(dòng)Simulink。在菜單欄中選擇“File/New/Model”新建一仿真模型。

②在所啟動(dòng)的 “Simulink Library Browser”窗口中選擇“Pulse Generator”模塊作為輸入信號(hào)A和B，參數(shù)設(shè)置如表所示，選擇“Logical Operator”模塊作為半加器，將其“Operator”改為“XOR”，選擇“Scope”模塊查看輸出信號(hào)，將其“Number of input ports”屬性設(shè)置為“3”。將各模塊用信號(hào)線連接起來，如圖2所示。

圖2 半加器Fig.2 1 bit half adder

③保存并進(jìn)行仿真，雙擊“Scope”模塊即可看到結(jié)果，如圖3所示。

2）全加器

表1 “Pulse Generator”模塊參數(shù)設(shè)置Tab.1 Arguments of“Pulse Generator” model

圖3 半加器實(shí)驗(yàn)結(jié)果Fig.3 Result of 1 bit half adder

全加器[6]是考慮進(jìn)位的加法器。1位全加器的模型如圖4所示（圖中用D表示向高位傳遞的進(jìn)位，下同），為節(jié)省篇幅，略去模型建立過程，其實(shí)驗(yàn)結(jié)果如圖5所示。

圖4 1位全加器Fig.4 1 bit full adder

3）并行加法器

并行加法器[6]由若干個(gè)全加器組成。圖6所示為由4個(gè)全加器組成的4位并行加法器，該加法器采用逐級(jí)傳遞進(jìn)位的結(jié)構(gòu)（“ADD”模塊為由圖4所示的1位全加器創(chuàng)建并封裝而成的子系統(tǒng)），每個(gè)全加器的進(jìn)位輸出是高一位全加器的進(jìn)位輸入。為方便檢驗(yàn)實(shí)驗(yàn)結(jié)果，兩個(gè)4位加數(shù)分別設(shè)為“0101”和“0111”，低位進(jìn)位為“1”，故結(jié)果應(yīng)為“01101”。 從圖中右上角的“Display”模塊可以看到，結(jié)果正為“01101”。

圖5 1位全加器實(shí)驗(yàn)結(jié)果Fig.5 Result of 1 bit full adder

圖6 4位并行加法器Fig.6 4 bit parallel adder

4）串行進(jìn)位鏈

串行進(jìn)位鏈[6]是指并行加法器中的進(jìn)位信號(hào)采用串行傳遞，圖7所示為一個(gè)典型的串行進(jìn)位的4位并行加法器。

5）并行進(jìn)位鏈

并行進(jìn)位鏈[6]是指并行加法器中的進(jìn)位信號(hào)是同時(shí)產(chǎn)生的，又稱先行進(jìn)位。圖8所示為一個(gè)典型的并行進(jìn)位的4位并行加法器。

3 結(jié) 論

文中首先分析了傳統(tǒng)計(jì)算機(jī)組成原理實(shí)驗(yàn)的不足，提出利用Simulink仿真來模擬進(jìn)行實(shí)驗(yàn)的思路，并以加法器為例說明利用Simulink進(jìn)行仿真實(shí)驗(yàn)的過程。通過這種實(shí)驗(yàn)思路，可使學(xué)生僅利用少量的新知識(shí)便能進(jìn)行組成原理的相關(guān)實(shí)驗(yàn)，避免產(chǎn)生類似于組成原理實(shí)驗(yàn)箱或Quartus II等EDA軟件的缺點(diǎn)，讓學(xué)生把更多的精力放在對(duì)組成原理實(shí)驗(yàn)的理解和學(xué)習(xí)上。同時(shí)，近幾年的教學(xué)經(jīng)歷也充分說明該實(shí)驗(yàn)思路是行之有效的。

圖7 串行進(jìn)位鏈Fig.7 Ripple carry chain

圖8 并行進(jìn)位鏈Fig.8 Parallel carry chain

[1]戚梅，張鵬.多媒體技術(shù)在《計(jì)算機(jī)組成原理》實(shí)驗(yàn)教學(xué)中的應(yīng)用[J].現(xiàn)代計(jì)算機(jī)，2007（Z1）:96-98.QI Mei，ZHANG Peng.Application of multimedia technology in the experiment teaching of computer principles[J].Modern Computer，2007（Z1）:96-98.

[2]樸希南.基于EDA技術(shù)的計(jì)算機(jī)組成原理虛擬實(shí)驗(yàn)[J].電腦知識(shí)與技術(shù)，2011，7（7）:1707-1709.PIAO Xi-nan.Principles of computer organization virtual experiment based on EDA technology [J].Computer Knowledge and Technology， 2011，7（7）:1707-1709.

[3]連晉平.EDA在組成原理課程教學(xué)中的應(yīng)用[J].科技創(chuàng)新導(dǎo)報(bào)，2011（15）:204.LIAN Jin-ping.Application of EDA in computer principle teaching[J].Science and Technology Innovation Herald，2011（15）:204

[4]董再秀，溫衛(wèi)敏，趙亮.計(jì)算機(jī)組成原理課程教學(xué)改革與實(shí)踐[J].滁州學(xué)院學(xué)報(bào)，2011，13（2）:94-96.DONG Zai-xiu，WEN Wei-min，ZHAO Liang.The reforms in teaching of the course computer composition principle[J].Journal of Chuzhou University， 2011，13（2）:94-96.

[5]鐘麟，王峰.Matlab仿真技術(shù)與應(yīng)用教程[M].北京:國(guó)防工業(yè)出版社，2004.

[6]唐朔飛.計(jì)算機(jī)組成原理[M].北京:高等教育出版社，2008.