一種高速低功耗LVDS接收器電路的設(shè)計(jì)

孫金中，謝鳳英

(中國電子科技集團(tuán)公司第38研究所集成電路設(shè)計(jì)中心，安徽合肥 230031)

一種高速低功耗LVDS接收器電路的設(shè)計(jì)

孫金中，謝鳳英

(中國電子科技集團(tuán)公司第38研究所集成電路設(shè)計(jì)中心，安徽合肥 230031)

介紹了LVDS系統(tǒng)鏈路結(jié)構(gòu)及數(shù)據(jù)傳輸原理，分析了LVDS標(biāo)準(zhǔn)對接收器電路的需求，文中基于65 nm數(shù)字CMOS工藝設(shè)計(jì)，實(shí)現(xiàn)了一種高速低功耗LVDS接收器電路。仿真結(jié)果表明，在2.5 V電源電壓工作下，該LVDS接收器具有2 Gbit·s－1的數(shù)據(jù)傳輸速率，平均功耗為3 mW。

低壓差分信號(hào)(LVDS);接收器;差分信號(hào);高速

隨著高清多媒體處理器、高性能數(shù)字信號(hào)處理器和網(wǎng)絡(luò)終端技術(shù)的發(fā)展，數(shù)據(jù)傳輸速率的要求越來越高。集成電路工藝的快速發(fā)展使得芯片內(nèi)部千兆比特每秒數(shù)據(jù)傳輸速率成為可能，然而芯片與芯片之間、不同系統(tǒng)終端之間的傳統(tǒng)接口電路，成為制約整個(gè)系統(tǒng)數(shù)據(jù)傳輸速率提高的障礙。

低電壓擺幅差分信號(hào)(Low Voltage Differential Signal，LVDS)接口，是20世紀(jì)90年代提出的一種高速數(shù)據(jù)傳輸和接口技術(shù)，由美國國家半導(dǎo)體公司率先提出，并于1996年通過為IEEE標(biāo)準(zhǔn)［1］。其核心是采用低電壓擺幅高速差分地傳輸數(shù)據(jù)，LVDS技術(shù)可以實(shí)現(xiàn)點(diǎn)對點(diǎn)或一點(diǎn)對多點(diǎn)的連接，具有低功耗、低誤碼率、低串?dāng)_和低輻射等特點(diǎn)。目前LVDS接口電路廣泛集成在高速ADC、DSP等芯片內(nèi)部解決高速數(shù)據(jù)傳輸?shù)慕涌趩栴}［2－4］。

1 LVDS系統(tǒng)鏈路原理及接收器電路分析

LVDS傳輸系統(tǒng)原理如圖1所示，發(fā)送器將輸入的CMOS電平的數(shù)字信號(hào)轉(zhuǎn)換成差分LVDS信號(hào)進(jìn)行通信傳輸，差分信號(hào)通過傳輸線到達(dá)接收器電路，接收器電路將差分LVDS信號(hào)轉(zhuǎn)換成CMOS信號(hào)供后續(xù)數(shù)字處理電路處理。在信號(hào)傳輸線的輸入和輸出端，考慮到高頻信號(hào)的反射需要阻抗匹配電阻。在LVDS系統(tǒng)中，信號(hào)差分驅(qū)動(dòng)輸出，在接收端連接一個(gè)100 Ω的電路以匹配傳輸線上單端阻抗 50 Ω［5－6］。

圖1 LVDS傳輸系統(tǒng)原理圖

由于發(fā)送器和接收器系統(tǒng)間通常距離較遠(yuǎn)，互連線電阻會(huì)引入共模電平變化;而且LVDS為全差分傳輸，噪聲通常以共模噪聲的形式耦合到傳輸線上，為提高噪聲容限，IEEE Std.1596.3－1996(LVDS)標(biāo)準(zhǔn)對接收器輸入共模電平的變化允許1 V。同時(shí)，為了消除輸入信號(hào)的不確定性，接收器的輸入要求有約25 mV的遲滯。因此接收器電路一般包括一個(gè)寬共模范圍的前置放大器和遲滯比較器［7－8］。根據(jù)模擬集成電路設(shè)計(jì)規(guī)則，接收器需要在各種PVT條件下滿足LVDS標(biāo)準(zhǔn)對接收電壓閾值VTH，IN、輸入差分遲滯電壓VHyst和輸入共模電平VCM，IN的規(guī)定如下

2 接收器電路設(shè)計(jì)

新型低功耗接收器電路原理如圖2所示。該接收器電路有Rail－rail前置放大器、遲滯比較器、差分轉(zhuǎn)單端比較器和邏輯控制及驅(qū)動(dòng)電路組成。其中Railrail前置放大器的原理如圖3所示，該前置放大器由Rail－rail輸入差分對構(gòu)成的折疊式運(yùn)算放大器組成;Rail－rail輸入差分對保證了寬共模范圍的輸入，折疊式共源共柵輸出階電路保證了增益需求的同時(shí)具有較寬的輸入信號(hào)帶寬，滿足高速信號(hào)傳輸?shù)囊?輸入差分對的微電流源以及負(fù)載電流源偏置由輸出共模電壓提供，既降低了功耗又簡化了偏置電路。遲滯比較器的原理如圖4所示，該遲滯比較器由偽差分輸入對和二極管負(fù)載以及負(fù)阻二極管構(gòu)成。差分輸入遲滯電壓由二極管負(fù)載管M18和負(fù)阻二極管M20的尺寸決定。

差分轉(zhuǎn)單端比較器原理如圖5所示，該比較器由偽差分輸入對和電流鏡像負(fù)載構(gòu)成，同時(shí)增加了反相器驅(qū)動(dòng)。邏輯控制和輸出驅(qū)動(dòng)電路原理如圖6所示，當(dāng)輸出控制邏輯EN為高電平時(shí)，輸出驅(qū)動(dòng)管均關(guān)斷，輸出節(jié)點(diǎn)為高阻輸出模式;當(dāng)輸出控制邏輯EN為低電平時(shí)，輸出信號(hào)隨輸入信號(hào)的改變而變化。

3 接收器電路版圖設(shè)計(jì)及仿真

接收器電路采用65 nm CMOS 1P9M Logic工藝進(jìn)行版圖設(shè)計(jì)，如圖7所示，版圖大小190 μm ×60 μm，從右到左依次為去耦合電容、ESD二極管、接收器電路等。接收器電路版圖主要考慮輸入差分對管的匹配、差分信號(hào)線的對稱走線以及屏蔽等。

圖7 接收器電路的版圖

接收器電路的仿真結(jié)果如圖8所示，圖中給出了輸入共模電平分別為0 V、1.2 V、2.4 V;差分脈沖電壓差80 mV;脈沖信號(hào)頻率1 GHz?？梢?，接收器電路在輸入共模范圍0 ～2.4 V內(nèi)均可穩(wěn)定工作在2 Gbit·s－1。接收器電路的具體技術(shù)指標(biāo)概要如表1所示。

圖8 輸入輸出信號(hào)的眼圖仿真結(jié)果

表1 LVDS接收器性能概要

4 結(jié)束語

提出了一種符合IEEE Std 1596.3－1996標(biāo)準(zhǔn)的新型低功耗LVDS接收器電路。通過采用Rail－rail前置放大器實(shí)現(xiàn)了LVDS接收器電路的共模電平0～2.4 V的要求，通過自偏置折疊放大器、偽差分對等技術(shù)有效降低了電路功耗，在2.5 V電源電壓，數(shù)據(jù)傳輸速率為2 Gbit·s－1下平均功耗僅為3 mW。該LVDS接收器電路可廣泛應(yīng)用于高速低功耗的芯片間數(shù)據(jù)傳輸系統(tǒng)。

［1］BOZOMITU R G，CEHAN V，BARABASA C.A VLSI implementation of a 3Gb/s LVDS Transceiver in CMOS Technology［C］.UK:2009 15thSIITME，2009.

［2］陳瑩，高雙成.基于FPGA的LVDS借口應(yīng)用［J］.電子科技，2012，25(1):8 －12.

［3］XU Jian，WANG Zhigong，NIU Xiaokang.Design of high speed LVDS transceiver ICs［J］.Journal of Semiconductors，2010，31(7):151 －159.

［4］吳杰.LVDS信號(hào)的PCB設(shè)計(jì)和仿真分析［J］.電子科技，2012，25(4):71 －73.

［5］Microprocessor and Microcomputer Standards committee of the IEEE Computer Society.IEEE Standard for Low －Voltage Differential Signals(LVDS)for Scalable Coherent Interface(SCI)，1596.3 SCI－ LVDS Standard，IEEE Std.1596.3 －1996［S］.New York:IEEE StandardsBoard，1994.

［6］宣棟，劉心惟.基于FPGA的LVDS高速數(shù)據(jù)通信卡設(shè)計(jì)［J］.電子科技，2012，25(2):54 －56.

［7］HUANG Xingfa，LI Liang，XU Kaikai.An 0.35um CMOS 2.4 Gb/s LVDS for high － speed DAC ［C］.Sydney:2009 IEEE 8thInternational conference on ASIC，2009.

［8］LIN Yingyan，KANG Wenjing，CHEN Xiaofei.A Novel 1.2 Gbit·s－1LVDS Receiver for multi－ channel applications［C］.CA USA:2009 Proceedings of the 2009 12th international Symposium on Integrated Circuits，2009.

［9］薛隆全，文豐，張時(shí)華.基于LVDS總線的高速長距數(shù)據(jù)傳輸?shù)脑O(shè)計(jì)［J］.電子設(shè)計(jì)工程，2009(2):45 －46，48.

［10］李偉，林志賢，郭太良.LVDS技術(shù)在彩色FED中的應(yīng)用［J］.現(xiàn)代電子技術(shù)，2007(19):194 －196，200.

A High Speed Low Power LVDS Receiver Design

SUN Jinzhong，XIE Fengying
(IC Design Center，China Electronic Technology Group Corporation No.38 Research Institute，Hefei 230031，China)

LVDS system link structure and data transmission principle，LVDS standard receiver circuit，based on 65 nm digital CMOS process design to achieve a high-speed low-power LVDS receiver circuit.The simulation results show that the supply voltage of 2.5 V，the LVDS receiver with 2 Gbit·s－1data transfer rate，average power consumption is 3 mW.

low-voltage differential signaling;receiver;differential signal;high speed

TN432

A

1007－7820(2012)06－095－03

2012-05-10

孫金中(1983—)，男，博士研究生，工程師。研究方向:模擬集成電路設(shè)計(jì)。謝鳳英(1978—)，女，工程師。研究方向:模擬集成電路設(shè)計(jì)。