一種簡(jiǎn)化襯底模型的SOI MOS變?nèi)莨苣Ｐ?

李文鈞，陳小川，劉 軍

（杭州電子科技大學(xué)CAD研究所，杭州310027）

一種簡(jiǎn)化襯底模型的SOI MOS變?nèi)莨苣Ｐ?

李文鈞*，陳小川，劉 軍

（杭州電子科技大學(xué)CAD研究所，杭州310027）

提出一種適用于反型層RF SOI MOS變?nèi)莨苄袨楸碚髂Ｐ?。在BSIMSOI的基礎(chǔ)上，模型采用簡(jiǎn)化的襯底模型和外圍射頻寄生模型來(lái)表征變?nèi)莨艿纳漕l寄生效應(yīng)，同時(shí)采用T、π互轉(zhuǎn)的方式提出參數(shù)提取算法。模型最終應(yīng)用到華虹宏力SOI工藝提供的不同柵指，每柵指長(zhǎng)度為1.6μm、寬度為5μm的MOS變?nèi)莨芷骷⑶以?5 GHz以下，模型與測(cè)量數(shù)據(jù)的CV、QV以及S參數(shù)有較好的擬合。在高頻情況下，模型既保證了精度又解決了參數(shù)提取困難等問(wèn)題。

SOI MOS變?nèi)莨?；?jiǎn)化襯底模型；數(shù)據(jù)擬合；參數(shù)提取算法

隨著4G時(shí)代的到來(lái)，VCO電路的性能在通信系統(tǒng)中起著至關(guān)重要的作用，尤其是在頻率捷變雷達(dá)、掃頻干擾、精確測(cè)速、測(cè)距等設(shè)備中［1］。由于變?nèi)莨芷骷腃V和QV特性對(duì)VCO電路有重要的影響，因此國(guó)內(nèi)外對(duì)變?nèi)莨艿囊笤絹?lái)越高，尤其是在當(dāng)今RF應(yīng)用頻率持續(xù)提高的條件下。近年來(lái)，國(guó)內(nèi)外不斷研發(fā)出新的變?nèi)荻O管如超突變結(jié)變?nèi)莨埽?］和RFMEMS變?nèi)莨埽?］。在眾多變?nèi)莨芷骷?，MOS變?nèi)莨芤蚱湎啾确雌玴-n結(jié)型變?nèi)莨芸商峁└叩钠焚|(zhì)因數(shù)、更低的功耗、更低的相位噪聲以及更大的可調(diào)范圍等優(yōu)點(diǎn)［4-7］，已成為GHz以上VCO設(shè)計(jì)中最常用的變?nèi)莨芷骷?。其中SOI工藝下的MOS變?nèi)莨茉谔疹I(lǐng)域發(fā)揮著極其重要的作用［8］。因此研究SOI MOS變?nèi)莨苣Ｐ陀兄匾难芯恳饬x。

在已調(diào)研的文獻(xiàn)中，MOS變?nèi)莨艿纳漕l模型大致可分為考慮襯底效應(yīng)和不考慮襯底效應(yīng)。文獻(xiàn)［9］是在基于器件物理的特性上提出了無(wú)襯底效應(yīng)的MOS變?nèi)莨?，其中CV特性采用多項(xiàng)式表達(dá)式。文獻(xiàn)［10-11］在BSIM模型的基礎(chǔ)上提出了MOS變?nèi)莨苌漕l寄生模型，其模型均考慮了襯底寄生效應(yīng)。文獻(xiàn)［12］在PSP的基礎(chǔ)上提出了MOS變?nèi)莨苌漕l寄生模型，其模型也考慮了襯底效應(yīng)。雖然SOI工藝和體硅CMOS工藝接近，但是SOI器件存在氧埋層，因此直接沿用體硅CMOS工藝變?nèi)莨芙７椒o(wú)法準(zhǔn)確描述SOI工藝襯底行為，并引起模型在表征變?nèi)莨茌敵龆丝赟-參數(shù)精度時(shí)產(chǎn)生大的誤差，該問(wèn)題在見(jiàn)于調(diào)研的文獻(xiàn)中少有工作開(kāi)展和結(jié)果報(bào)道，但仍有一些文獻(xiàn)提出了SOI變?nèi)莨艿哪Ｐ?，如文獻(xiàn)［13-14］都提出了SOI變?nèi)莨艿哪Ｐ?。文獻(xiàn)［13］提出了SOI變?nèi)莨艿哪Ｐ筒?duì)提取算法進(jìn)行了研究，但是文獻(xiàn)中并沒(méi)有考慮到SOI變?nèi)莨芤r底效應(yīng)。文獻(xiàn)［14］雖然在提出的SOI變?nèi)莨苣Ｐ椭锌紤]了襯底效應(yīng)，但是由于襯底的復(fù)雜性，文章并沒(méi)有給出有關(guān)襯底參數(shù)提取的算法。

由于文獻(xiàn)［14］提出的襯底模型較為復(fù)雜，因此需要復(fù)雜的提取算法才能提取襯底寄生參數(shù)，雖然文獻(xiàn)［14］提取襯底寄生參數(shù)較為困難，但是隨著頻率的增加必須考慮襯底寄生效應(yīng)。有鑒于此，本文借鑒了文獻(xiàn)［11］的襯底模型并結(jié)合SOI特有的結(jié)構(gòu)和文獻(xiàn)［10］的SOI MOS變?nèi)莨苣Ｐ?，提出一種適用于該RF SOI MOS變?nèi)莨芤r底建模的模型。

1 器件和模型描述

由于SOI器件相對(duì)于普通的MOS管多了一層掩埋層，因此文章給出了圖1所示的SOI工藝制造的體接觸MOS變?nèi)莨芷骷Y(jié)構(gòu)以及模型。圖1是在文獻(xiàn)［14］的基礎(chǔ)上給出了改進(jìn)的SOI MOS變?nèi)莨芷骷奈锢斫Y(jié)構(gòu)，以及高頻應(yīng)用下的寄生網(wǎng)絡(luò)。

圖1 體接觸SOI MOS varactor結(jié)構(gòu)及提出的寄生網(wǎng)絡(luò)模

在圖1中，Cgdo和Cgeo分別為柵-漏、柵-源之間的寄生電容以及多指之間的寄生電容。Lg，Ld和Ls別為柵、漏、源端接引線寄生電感。Rg1/d1/s1，Rg2/d2/s2分別為柵、漏、源端接引線高頻分布電阻和引線多晶硅接觸電阻。Cde，Cbe和Cse分別表征漏、柵、源區(qū)對(duì)應(yīng)和襯底隔離層形成的寄生電容。模型引入Rsub表征硅襯底損耗?？紤]漏、源短接，圖1給出的模型拓?fù)浣Y(jié)構(gòu)，可簡(jiǎn)化為如圖2（a）所示拓?fù)浣Y(jié)構(gòu)。由于MOS變?nèi)莨苈┰炊探忧移渚哂袑?duì)稱型，因此圖2（b）中的Rds表示為（Rs1+Rs2）與（Rd1+Rd2）的并聯(lián)而圖2（b）中的邊緣電容Cfr表示為Cgso與Cgdo的值的相加。漏源耦合電容Cdse表示為漏與襯底的耦合電容Cde和源于襯底耦合電容Cse的之和。圖2（a）所示的電路拓?fù)浣Y(jié)構(gòu)圖從表面上看類似一個(gè)T型的網(wǎng)絡(luò)結(jié)構(gòu)，但是由于大虛框內(nèi)的柵到襯底之間的耦合電容與漏源到襯底之間的耦合電容相互短接并通過(guò)電阻Rsub連接到地，因此圖2（a）所示的電路結(jié)構(gòu)又不能簡(jiǎn)單的看成是一個(gè)T型網(wǎng)絡(luò)結(jié)構(gòu)。由于圖2電路的復(fù)雜性，文章將在下面章節(jié)通過(guò)n-T互轉(zhuǎn)的算法將模型簡(jiǎn)化為圖2（b）所示。

圖2 圖1的拓?fù)潆娐?/p>

2 模型分析及參數(shù)提取

文章采用華虹宏力SOI工藝提供的16柵指，每柵指長(zhǎng)度為1.6μm、寬度為5μm的MOS變?nèi)莨艿某槿∵^(guò)程證明算法的可行性。執(zhí)行S-參數(shù)測(cè)試時(shí)，合理設(shè)計(jì)去嵌結(jié)構(gòu)可有效去除引線寄生電感效應(yīng)。文章研究的變?nèi)莨苣Ｐ椭饕?5 GHz以下，在該頻率下可采用兩步去嵌法作為文章的去嵌方式。兩步去嵌法也就是open+short的去嵌方式，該去嵌方式是目前最常用的去嵌方式。去嵌結(jié)構(gòu)以及去嵌的公式可參照文獻(xiàn)［15］。文章考慮到長(zhǎng)遠(yuǎn)的分析，文章通過(guò)以下π型轉(zhuǎn)Y型的公式將圖2（a）的拓?fù)浣Y(jié)構(gòu)轉(zhuǎn)換成圖2（b）的拓?fù)浣Y(jié)構(gòu)［15］。

以上公式中Zc的主要表達(dá)式如下：

文章在SOI MOS管強(qiáng)反型狀態(tài)下做參數(shù)提取。對(duì)依最高值為1 pF左右設(shè)計(jì)的MOS變?nèi)莨?，Cin隨偏壓通常在幾百fF到1 pF之間變換，Cfr通常為幾十fF，Rin在強(qiáng)反型狀態(tài)下通常在幾Ω左右，則在低頻下可滿足：RinCfrCin＜＜Cin+Cfr并且Rin2Cin2Cfr2?Cin+Cfr，又因?yàn)镽in足夠小，所以可將式（4）做如下簡(jiǎn)化：

為了抽取Cge和Cdse，文章將結(jié)合式（1）、式（2）、式（3）、式（5）和圖2的拓?fù)浣Y(jié)構(gòu)圖得到式（6）、式（7）式（8），并對(duì)式（6）、式（7）、式（8）做等效變換得到式（9）、式（10）：

考慮到長(zhǎng)遠(yuǎn)的分析，將去嵌后的S參數(shù)轉(zhuǎn)換成Z參數(shù)，并通過(guò)Z參數(shù)結(jié)合圖2（b）推導(dǎo)如下表達(dá)式：

文章通過(guò)Z1的實(shí)部［Real（Z1）］提取Rg的值并且通過(guò)Z1的虛部［Imag（Z1）］提取C1的值。同理可以提取到Rsub，Rds以及C2和C3的值?？紤]通過(guò)式（11）、式（12）、式（13）已經(jīng)將C1，C2和C3的值提取出來(lái)，Cge和Cdse可以通過(guò)式（9）、式（10）提取得到。

3 模型和抽取方法驗(yàn)證

為驗(yàn)證提出模型和模型參數(shù)提取算法的可行性，文章采用華虹宏力RF SOI工藝，不同柵指，每柵指長(zhǎng)Lf=1.6μm、寬Wf=5μm SOI MOS變?nèi)莨茏鳛轵?yàn)證器件。采用Agilent E8363B矢量網(wǎng)絡(luò)分析儀和4156C高精度半導(dǎo)體參數(shù)分析儀，對(duì)器件S-參數(shù)進(jìn)行了測(cè)試，測(cè)試使用的探針臺(tái)為Cacade summit 1101微波探針臺(tái)。測(cè)試結(jié)構(gòu)引入的高頻寄生采用OPEN+SHORT去嵌方法進(jìn)行去嵌，去嵌參考面選擇在變?nèi)莨艿囊€和柵、漏/源接觸面，以此去除短接引線寄生電感效應(yīng)。去嵌后S-參數(shù)轉(zhuǎn)換為Z-參數(shù)進(jìn)行模型參數(shù)提取。本文采用的模型參數(shù)提取工具為Keysight的IC-CAP軟件。

圖3和圖4同時(shí)給出了柵壓Vg為1.6 V（強(qiáng)反型）且頻率為100 MHz到15.1 GHz，步進(jìn)值100 MHz條件下測(cè)量所得S參數(shù)中提取出的曲線。

圖3 通過(guò)Z1，Z2，Z3的實(shí)部與Y軸的截點(diǎn)提取Rds，Rg和Rsub［Vg=1.6 V（強(qiáng)反型）］

圖3（a）和圖3（b）給出了通過(guò)公式：Rg=real（Z1），Rds=real（Z2），Rsub=real（Z3）提取得到低頻情況下的關(guān)于Rg，Rds，Rsub的曲線，通過(guò)該曲線與Y軸的截距可提取出參數(shù)的值，該值分別為2.5 Ω和4.7 Ω，7.5×103Ω。圖4給出了通過(guò)式（9）、式（10）求解電容Cdse和Cge的過(guò)程，值分別為9.8×10-15F和11×10-15F。圖5給出了通過(guò)式（C=Im（Y11）/2πf）提取得到的頻率為1 GHz，電壓為-2 V到2 V步進(jìn)值0.2 V的曲線，通過(guò)該曲線與Y軸的截距可提取到Cfr的值，該值為238×10-15F。

圖4 通過(guò)Z1，Z2，Z3的虛部（imag（Z）-1）與Y軸的截點(diǎn)提取Cge，Cdse［Vg=1.6 V（強(qiáng)反型）］

圖5 1GHz頻率下的C-V特性曲線（a）和Q-V特性曲線（b）

表1給出了解析提取所得模型參數(shù)初值。表1同時(shí)給出了在提取所得初值基礎(chǔ)上，采用IC-CAP工具自帶隨機(jī)優(yōu)化方法進(jìn)行最優(yōu)化得到的模型參數(shù)值。采用相對(duì)誤差（error=|extract-optimize|/optimize）對(duì)模型參數(shù)初值和最優(yōu)值進(jìn)行對(duì)比，誤差均小于8%，其值在可接受的范圍內(nèi)。表明本文提出解析提取方法有良好精度。

表1 提取Vg=1.6 V（強(qiáng)反型）條件下所得模型參數(shù)初值和優(yōu)化后模型參數(shù)值對(duì)比

為驗(yàn)證模型精度，基于表1給出模型最優(yōu)值和圖2給出的模型拓?fù)浣Y(jié)構(gòu)，對(duì)模型進(jìn)行了仿真，仿真器采用Keysight Advanced Design System。圖5（a）、5（b）給出了在1 GHz頻率下從偏壓相關(guān)S-參數(shù)中計(jì)算得到的C-V和Q-V特性曲線對(duì)比［C=Im（-Y11）-1/2πf，Q=Im（Y11）/Re（Y11）］，模型仿真和測(cè)試數(shù)據(jù)分析結(jié)果有良好吻合。圖6則給出了Vgs和Vds均為0 V條件下測(cè)試和模型仿真所得S-參數(shù)對(duì)比，在0.1 GHz～15.1 GHz頻率范圍內(nèi)，兩者有良好吻合，表明模型在15.1 GHz頻率范圍內(nèi)，有良好表征精度。

圖6 零偏條件下的S11和S12參數(shù)曲線

4 結(jié)論

文章在研究了MOS變?nèi)莨苣Ｐ偷陌l(fā)展以及SOI MOS變?nèi)莨苣Ｐ偷膰?guó)內(nèi)外研究狀況之后，總結(jié)出部分文獻(xiàn)的模型引入襯底之后導(dǎo)致襯底參數(shù)以及模型其他參數(shù)提取較為困難。雖然模型引入襯底結(jié)構(gòu)導(dǎo)致參數(shù)提取更加困難，但是隨著頻率的升高模型必須考慮襯底損耗，因此文章在前人的基礎(chǔ)上采用電阻表征襯底寄生效應(yīng)以此來(lái)簡(jiǎn)化襯底模型和參數(shù)提取算法。簡(jiǎn)化后的模型不僅簡(jiǎn)化了參數(shù)提取算法而且還能精確表征SOI MOS變?nèi)莨苌漕l特性。簡(jiǎn)化后的模型以及參數(shù)提取算法均采用華虹宏力提供的RF SOI工藝制造MOS變?nèi)莨苓M(jìn)行建模驗(yàn)證。在0.1 GHz～15.1 GHz頻率范圍內(nèi)，該模型精確預(yù)見(jiàn)了器件C-V、Q-V，以及散射參數(shù)特性。

［1］韓鈞，馬建軍.變?nèi)莨軌嚎卣袷幤鳎跩］.電子器件，2001，24（3）：199-202.

［2］錢(qián)剛，郝達(dá)兵，顧卿.超突變結(jié)變?nèi)莨艿脑O(shè)計(jì)模型［J］.半導(dǎo)體技術(shù)，2010，12：1158-1161.

［3］李麗，張志國(guó)，趙正平，等.RF MEMS壓控振蕩器的研制及相位噪聲特性研究［J］.傳感技術(shù)學(xué)報(bào)，2006，19（5）：1907-1910.

［4］寧彥卿，王志華，陳弘毅.偽工作點(diǎn)與超寬帶CMOS LC VCO設(shè)計(jì)［J］.電子器件，2007，30（2）：349-352.

［5］Itano Y，Itoh N，Yoshitomi S.High-Q MOS-Varactor Modeling for mm-Wave VCOs［C］//Microwave Conference Proceedings，2012：202-204.

［6］Hu Jiawei，Li Zhiqun，Li Qin，et al.Accumulation-Model MOS Varactor Modeling for RF Applications Valid Up to 40 GHz［C］//Microwave and Millimeter Wave Technology，2010：885-888.

［7］Debroucke R，Gloria D，Ducatteau D，et al.AttoF MOS VaractorRF Measurement VNA Coupled with Interferometer［C］//Micro?wave Measurement Conference（ARFTG），2011 77th ARFTG. IEEE，2011：1-2.

［8］Li Y，Porter W M，Kshirsagar C，et al.Fully-Depleted Silicon-on-Insulator Devices for Radiation Dosimetry in Cancer Therapy［J］. IEEE Transactions on Nuclear Science，2014，61（6）：3443-3450.

［9］Maget J，Kraus R，Tiebout M.A Physical Model of a CMOS Varac?tor with High Capacitance Tuning Range and Its Application to Simulate a Voltage Controlled Oscillator［C］//Semiconductor De?vice Research Symposium，2001：609-612.

［10］Molnar K，Rappitsch G，Huszka Z，et al.MOS Varactor Modeling with a Subcircuit Utilizing the BSIM3v3 Model［J］.IEEE Transac?tions on Electron Devices，2002，49（7）：1206-1211.

［11］Su C Y，Chen L P，Chang S J，et al.BSl M3v3-Based Varactor Model［J］.Electronics Letters，2001，37（8）：525-527.

［12］Porret A S，Melly T，Enz C C，et al.Design of High-Q Varactors for Low Power Wireless Applications Using a Standard CMOS Process［J］.IEEE Journal of Solid State Circuits，2000，35（3）：337-345.

［13］Wang J，Roland J，Popp J，et al.High Performance RF SOI MOS?FET Varactor Modeling and Design［C］//IEEE Reg 5 Conf，2006：83-86.

［14］Chen K M，Huang G W，Wang S C，et al.Characterization and Modeling of SOI Varactors at Various Temperatures［J］.IEEE Transactions on Electron Devices，2004，51（3）：252-255.

［15］Hirano T，Okada K，Hirokawa J，et al.Accuracy Investigation of the De-Embedding Technique Using Open and Short Patterns for on-Wafer RF Characterization［C］//Microwave Conference Pro?ceedings（APMC），2010：1436-1439.

李文鈞（1972-），男，浙江杭州人，杭州電子科技大學(xué)CAD研究所副教授，博士，研究方向?yàn)镽F SOI器件建模和射頻/微波SOC技術(shù)，liwenjun@hdu.edu.cn；

陳小川（1991-），男，浙江溫州人，杭州電子科技大學(xué)CAD研究所研究生，碩士，研究方向?yàn)镽F SOI器件建模，131040014@hdu.edu.cn。

A Simplified Substrate Model for SOI MOS Varactor Model*

LI Wenjun*，CHEN Xiaochuan，LIU Jun
（Key Laboratory for RF Circuits and Systems（Hangzhou Dianzi University），Hangzhou 310027，China）

A compact model for RF SOI MOS varactor characterization is presented.The model adopts the simpli?fied loss of SOI substrate and peripheral parasitic RF model to reflect the characterization of varactor RF parasitic effects based on the BSIMSOI.At the meantime，using T π convertion to propose a method to analytically extract the substrate network model parameters.The model has been applied to the devices that have a fixed unit finger width of 5μm and fixed unit finger length of 1.6μm with diverse number of fingers were fabricated by Huahong Grace，and under the 15 GHz，the data of model and measurement about CV，QV and S parameters have better fit?ting.In the high frequency，the model can not only ensure the accuracy but also solve the problem of parameter ex?traction and so on.

RF SOI Varactor；simplified loss of SOI substate；fitting data；Parameter extraction algorithm

TN386.1

A

1005-9490（2016）06-1297-05

2570F

10.3969/j.issn.1005-9490.2016.06.004

項(xiàng)目來(lái)源：國(guó)家自然科學(xué)基金項(xiàng)目（61372021）

2015-11-27 修改日期：2016-01-13