基于FS401的VGA信號(hào)到CVBS信號(hào)轉(zhuǎn)換裝置設(shè)計(jì)

李 玲

西安石油大學(xué)電子工程學(xué)院 陜西西安 710065

基于FS401的VGA信號(hào)到CVBS信號(hào)轉(zhuǎn)換裝置設(shè)計(jì)

李 玲

西安石油大學(xué)電子工程學(xué)院 陜西西安 710065

為了直接接收來(lái)自PC的顯示信號(hào)，需要設(shè)計(jì)將VGA信號(hào)到CVBS信號(hào)的轉(zhuǎn)換裝置。本設(shè)計(jì)采用Focus公司的FS401 PC to TV Video Scan Converter芯片作為核心部分，輸出VGA 640×480的60Hz逐行掃描，SVGA 800×600的60Hz逐行掃描和100Hz的隔行掃描的電視信號(hào)，還可以通過(guò)編程實(shí)現(xiàn)輸入分辨率到輸出格式的轉(zhuǎn)換。

轉(zhuǎn)換裝置；FS401；分辨率；信號(hào)轉(zhuǎn)換

當(dāng)前，將CVBS信號(hào)轉(zhuǎn)換為VGA信號(hào)的產(chǎn)品琳瑯滿(mǎn)目，它們就是市場(chǎng)上常見(jiàn)的電視卡。而VGA到CVBS的轉(zhuǎn)換器卻并不多見(jiàn)，使用范圍也不廣泛。若要實(shí)現(xiàn)同屏對(duì)比、圖像存儲(chǔ)、模式可選等功能，就需要功能更加強(qiáng)大的芯片支持。本設(shè)計(jì)采用Focus公司的FS401 PC to TV Video Scan Converter芯片作為核心部分，它可以適用多種分辨率的輸入，并且根據(jù)SMPTE-170M和CCIR-656標(biāo)準(zhǔn)把它們轉(zhuǎn)換成NTSC或PAL制式。還可以通過(guò)編程實(shí)現(xiàn)輸入分辨率到輸出格式的轉(zhuǎn)換。如果擴(kuò)展功能，也可以增加廣播電視信號(hào)的接收電路。

1 FS401各模塊功能介紹

FS401各模塊的功能及信號(hào)傳遞方向如圖1。

圖1 FS401功能模塊圖

1.1 視頻捕獲器

包括A/D轉(zhuǎn)換器，模數(shù)轉(zhuǎn)換器，內(nèi)置信號(hào)發(fā)生器，RGB/YUV矩陣，比例縮放和抖動(dòng)濾波器。

(1)時(shí)序與控制。該裝置由8個(gè)寄存器控制，分別具有控制水平垂直的采樣、計(jì)數(shù)及啟動(dòng)中止等功能。(2)模數(shù)轉(zhuǎn)換器。A/D轉(zhuǎn)換器的地參考電壓是GND，高參考電壓是一個(gè)高阻抗的Vt，需跨接0.1uF的電容退耦。(3)內(nèi)置信號(hào)發(fā)生器。CRE寄存器的BIPGEN位可以選擇一種測(cè)試模式代替輸入視頻，產(chǎn)生內(nèi)部信號(hào)，用于測(cè)試工作。(4)數(shù)字RGB多路選擇器。EXADSEL管腳與CRE控制寄存器的BIPGEN相連，它控制了一套3組24位多路轉(zhuǎn)換器，可以選擇RGB的輸入來(lái)源：①兼容TTL的RGB輸入端口；②A(yíng)/D轉(zhuǎn)換器的輸出；③BIPGEN。(5)RGB的增益。在A(yíng)/D轉(zhuǎn)換器后，給其提供一個(gè)增益使它滿(mǎn)足700mV或1000mV的RGB信號(hào)，由命令寄存器的RGBGAIN位設(shè)置。當(dāng)使用該位時(shí)，Vadcref需置為1000mV。(6) RGB/YUV矩陣。每個(gè)像素通過(guò)RGB/YUV矩陣將24位的RGB格式轉(zhuǎn)換為24位的YUV格式，UV的數(shù)值在形成16位YUV422數(shù)據(jù)流之前要經(jīng)過(guò)濾波。(7)垂直縮放。16位的YUV422數(shù)據(jù)經(jīng)代碼轉(zhuǎn)換器送至垂直縮放模塊對(duì)像素進(jìn)行處理，通過(guò)編程設(shè)置VSC寄存器來(lái)實(shí)現(xiàn)。(8)抖動(dòng)濾波器。除了銳化功能外，F(xiàn)S401的抖動(dòng)濾波器還具有可變比例的濾波響應(yīng)。

1.2 幀存儲(chǔ)控制器(FSC)

幀存儲(chǔ)控制器的數(shù)據(jù)在FS401和幀緩存器間傳遞。正常操作下，用1個(gè)16M的SDRAM連接到幀存儲(chǔ)控制器端口。此電路選用Samsung系列的芯片KM416S1021CT-G8。

SDRAM數(shù)據(jù)的更新可以通過(guò)連續(xù)的視頻輸出顯示的更新來(lái)完成，因此，SDRAM的選擇必須滿(mǎn)足其最大幀頻的延時(shí)要求，以符合所選視頻，通常最小是40ms。

(1)SDRAM接口。該接口設(shè)計(jì)為一種1M×16部分型。(2)鎖相環(huán)。所有的SDRAM通路與來(lái)源于OSC1時(shí)鐘輸入源的4fsc是同步的。通過(guò)幀存儲(chǔ)控制器的鎖相環(huán)乘以9，11或14形成80或100MHz的SDRAM時(shí)鐘。(3)輸入偏移及尺寸控制。除了與所有SDRAM的存取保持同步，幀存儲(chǔ)控制器提供一系列偏移和尺寸變化功能。這些可以通過(guò)控制內(nèi)部寄存器的值來(lái)實(shí)現(xiàn)，包括了輸入水平偏移，輸入垂直偏移，輸入水平有效寬度，輸入垂直有效高度。(4)輸出偏移及尺寸控制。輸出視頻像素?cái)?shù)據(jù)的同步和時(shí)序問(wèn)題預(yù)先由視頻格式的選擇確定，同時(shí)要通過(guò)編輯偏移寄存器來(lái)確定有效圖像的區(qū)域。包括了輸出水平偏移及輸出垂直偏移。(5)停格。設(shè)置命令寄存器的FREEZE位可以中斷寫(xiě)入幀存儲(chǔ)器的數(shù)據(jù)，此后捕獲器會(huì)保持現(xiàn)有幀。(6)縮放?？s放功能由命令寄存器的ZOOM位設(shè)置控制。設(shè)為1時(shí)，放大2倍，在垂直和水平方向上像素被復(fù)制一遍完成縮放。同時(shí)，寄存器也可以通過(guò)編輯IHO和IVO添加偏移量。

1.3 視頻解碼器

(1)時(shí)序與控制。解碼器計(jì)時(shí)部分的時(shí)鐘與控制模塊的時(shí)鐘同步，時(shí)鐘RAMCK_OUT來(lái)源于SDRAM鎖相環(huán)。(2)水平縮放。通過(guò)編程修改HSC寄存器的值就可以實(shí)現(xiàn)。(3)數(shù)字視頻解碼器。對(duì)于復(fù)合信號(hào)和Y/C輸出，從水平縮放部分傳出的像素進(jìn)入視頻解碼器，通過(guò)編程控制命令寄存器來(lái)預(yù)設(shè)水平和垂直時(shí)序，副載波頻率和色度相位。 (4)YUV/RGB矩陣。對(duì)于RGB輸出，從水平縮放出來(lái)的像素傳輸至該矩陣。通過(guò)設(shè)置命令寄存器的OFMT1-0來(lái)設(shè)定矩陣系數(shù)。(5)數(shù)字模擬轉(zhuǎn)換器。3組10位的D/A轉(zhuǎn)換器從視頻解碼器或YUVRGB代碼轉(zhuǎn)換器接收數(shù)據(jù)，輸出為RGB，YUV或CVBS信號(hào)。

2 主體部分

FS401的外圍電路設(shè)計(jì)(方括號(hào)內(nèi)為管腳號(hào))如圖2所示。

OSC1[2]與OSC1BUF[3]相連。這是解碼器默認(rèn)的時(shí)鐘輸入，輸入由外部振蕩器或者在OSC1與OSC1BUF間連1個(gè)晶振提供。NTSC的副載波頻率是這個(gè)頻率的4倍。所以，OSC1這個(gè)腳必須連接。OSC2[4]與OSC2BUF[5]相連。輸入由外部振蕩器，或者在OSC1與OSC1BUF間連1個(gè)晶振提供。PAL格式的副載波頻率是這個(gè)頻率的4倍。如果不需要可以接地，但是需要用PAL格式輸出，所以這個(gè)引腳要接上。

圖2 主體部分電路圖

INTCPUEN[59]：該管腳控制CPU工作，即INTCPUEN為高時(shí)內(nèi)部CPU工作。Vadcref[42]和Vtout為A/D轉(zhuǎn)換參考輸入和輸出電壓，范圍為0.5mV～2V。EXTVGAEL[52]為A/D的VGA時(shí)鐘源選擇，高時(shí)為內(nèi)部鎖相環(huán)，低時(shí)為外部時(shí)鐘。此電路選高。CLAMP_REF[46]為VGA參考同步脈沖輸出。CLAMP可用作外部鎖相環(huán)時(shí)鐘輸入，極性可選。Ccomp[8]為輸入/輸出參考電壓。如果不加電壓，需要接1個(gè)0.1uF的電容與Vddda相連，這樣可以降低噪聲，此時(shí)內(nèi)部提供電壓供3個(gè)D/A轉(zhuǎn)換器工作；如果加電壓，外接1.235V電壓。Iref[9]是參考電流。在Iref與Vssda之間接1個(gè)392歐的電阻可以控制D/A電流的范圍。Cbypass[11]是旁路電容。在Cbypass與Vddda之間接1個(gè)0.1uF的電容可以降低D/A輸出噪聲。

SIOA 10/7[25]連續(xù)地址的長(zhǎng)度選擇位。高時(shí)地址為10位；低時(shí)地址為7位。本電路選擇低，即7位地址。SIOA0[26]為第0位的數(shù)據(jù)地址。高時(shí)地址為0x6A；低時(shí)地址為0x4A。本電路選擇低，即地址為0x4A。SIODATA[24]與SIOCLK[23]為輸入數(shù)據(jù)線(xiàn)和輸入時(shí)鐘線(xiàn)。它們分別與I2C控制總線(xiàn)的SDA和SCL相連。

研究了電路的設(shè)計(jì)方法、Protel DXP2004的使用方法，在此開(kāi)發(fā)平臺(tái)上采用Focus公司的FS401 PC to TV Video Scan Converter芯片作為核心設(shè)計(jì)VGA信號(hào)到CVBS信號(hào)的轉(zhuǎn)換裝置；設(shè)計(jì)轉(zhuǎn)換裝置的電路，編寫(xiě)I2C控制程序，實(shí)現(xiàn)視頻格式轉(zhuǎn)換。

[1] K.Jack. Video Demystified (3rd Edition)[M].McGraw-Hill Professional,2001

[2] FOCUS.FS401, FS403 PC to TV Video Scan Converters. datasheet.2007

[3] [英]WilliamsT著，周玉坤譯.電路設(shè)計(jì)技術(shù)與技巧(第二版) [M].北京：電子工業(yè)出版社，2006

[4] 劉剛，彭榮群.Protel DXP 2004 SP2原理圖與PCB設(shè)計(jì)[M].北京：電子工業(yè)出版社，2007

Conversion of VGA to CVBS signal based on FS401

Li Ling
Xi’an shiyou university, Xi’an, 710065, China

In order to receive the signal from PC, we need design the conversion device from VGA signal to CVBS signal, which f t many kinds of resolving powers. If we want to expand the function, we can also add the receive circuit of broadcast.

conversion; FS401; resolving power; signal transform

2011-04-14 稿件編號(hào)：1104062

李玲，大專(zhuān)，高級(jí)實(shí)驗(yàn)師。