基于TMS320F2812和ADS8364的智能節(jié)點設計

劉曉宏

（國營785廠，山西 太原 030024）

0 引言

在實際工程應用中，經常需要對各種設備進行狀態(tài)監(jiān)測和故障診斷，首先要對各傳感器的信號進行采集，為了減輕上位機的運算負荷，設計了一種基于DSP的智能節(jié)點，主要用來實現信號采集和FFT變換等功能。

1 硬件設計

智能節(jié)點的硬件主要包括DSP處理器、模數轉換器、擴展的靜態(tài)存儲器、電平轉換芯片、CAN接口驅動、光電耦合輸入和傳感器調理及電源電路等。

DSP處理器選用TI公司的32位定點高速DSP芯片TMS320F2812。TMS320F28X系列是當今世界上最先進的32位定點DSP芯片。它不但運行速度高，處理功能強大，并且具有豐富的片內外圍設備，便于接口和模塊化設計。它既具有數字信號處理能力，又具有強大的事件管理能力和嵌入式控制功能，特別適用于有大批量數據處理的測控場合，如工業(yè)自動化控制、智能化儀器儀表及電機伺服控制系統(tǒng)等。采用8級指令流水線，單周期32×32位MAC功能，最高速度每秒中可執(zhí)行1.50億條指令（150MIPS），保證了控制和信號處理的快速性和實時性。另外TMS320F2812片上還集成了豐富的外部資源，包括16路12位ADC、16路PWM輸出、3個32位通用定時器、128 k的16位FLASH存儲器、18 kRAM存儲器，外圍中斷擴展模塊（PIE）可支持45個外圍中斷，并具有McBSP、SPI、SCI和擴展的CAN總線等接口。TMS320F2812還支持最大1M的外部存儲器擴展。TMS320F2812支持C/C++編程語言，其C語言優(yōu)化器的C編譯效率可達90%，還有虛擬浮點數學函數庫提供支持，可以大大縮短數學運算與控制程序的開發(fā)周期。

模數轉換器選用TI公司的ADS8364，該芯片是一款6路模擬輸入、16位并行輸出的模數轉換器。6路模擬輸入分為三組（A，B和C），每個輸入端都有一個保持信號來實現所有通道的同時采樣與轉換功能，非常適合于多路（多種）采集系統(tǒng)的需要。ADS8364提供了一個靈活的高速并行接口，可以運行在直接尋址、循環(huán)采樣、FIFO等三種模式，每個通道的輸出數據都可直接作為一個16 bit的字，可以直接與數字信號處理器TMS320F2812相連。

由于數據采集和 FFT變換需要大量數據空間，而TMS320F2812片上只有18 k的RAM可供使用，而且分布于5個不同的區(qū)域，不能滿足使用要求，因此在外部又擴展了一片64 k的16位無等待靜態(tài)存儲器IS61LV6416。

本智能節(jié)點電路設計的關鍵部分是TMS320F2812芯片的最小系統(tǒng)設計和ADS8364的接口設計。

1.1 TMS320F2812的最小系統(tǒng)設計

（1）電源和復位部分:本設計采用外部5 V直流電壓供電。通過DC/DC器件產生3.3 V的內核電壓VDD和1.8 V的I/O電壓VDDIO電壓。電源芯片TPS767D318為雙電源輸出，一路為3.3 V、一路為1.8 V。每路電源的最大輸出電流為1 A。芯片還提供兩個寬度為200 ms的低電平復位脈沖。本設計的復位信號分兩種:上電復位、手動復位。上電復位由芯片TPS767D318產生，手動復位由電阻電容組成的電路產生。

（2）時鐘部分:為DSP芯片提供時鐘一般有兩種方法。一種是采用晶體，一種是采用外部有源時鐘芯片。本設計采用前者。它利用了DSP芯片內部所提供的晶振電路，在DSP芯片的X1和X2之間連接一晶體可啟動內部振蕩器。

（3）仿真部分:這一部分將作為程序的調試和燒錄所用。2812芯片提供了5個標準的JTAG信號（TRST、TCK、TMS、TDI、TDO）和兩個仿真引腳（EMU0、EMU1）。

1.2 ADS8364的接口設計

ADS8364采用 +5V模擬電源（AVDD）和數字電源（DVDD），而其內部的緩沖器采用與TMS320F2812相同的+3.3 V電壓。緩沖器電壓（BVDD）允許直接連接到3 V或5 V電壓系統(tǒng)。TMS320F2812的I/O電壓為+3.3 V，因此，若使用該元件，ADS8364的BVDD必須設置成3.3 V。

在這個設計中，ADS8364采用的是4 MHz時鐘。每個通道的吞吐率最大可達200 ksps。將ADS的地址線A［2:0］接到TMS320F2812的地址線。當A0接到數字地，A2和A1接到VCC上可迫使ADS8364進入周期模式。在這個模式中，轉換器可自動對6個通道進行采樣，并可將數據按從A0到C1的順序傳送到輸出端。

將ADS8364的BYTE引腳接到VCC上，可以使能字節(jié)模式。在這個模式中，要從ADC中正確地讀取數據，需要對每個通道進行兩次連續(xù)的讀操作。第一次讀取的是轉換數據的高位字節(jié)，第二次讀取的是低位字節(jié)。假如通道信息要作為數據輸出的一部分，那么，應將ADS8364的ADD引腳也接到VCC。讀取數據時，需要對ADS8364的每個通道進行三次讀操作。第一次讀取通道和數據信息，后兩次分別讀取高位和低位數據。

1.3 ADC的初始化操作

觸發(fā)ADS8364的復位引腳RST可以確保讀指針指向第一個數據位置。作為TMS320F2812初始化的一部分，由TMS320F2812的通用輸入輸出口GPIOF0提供給ADS8364的引腳RST。當系統(tǒng)時鐘穩(wěn)定后，被觸發(fā)為低電平，從而確保了從ADC輸出的數據對應于通道 A0、A1、B0、B1、C0、C1的排列。

對于每一個轉換通道，EOC均是低電平信號。ADS8364可為TMS320F2812提供三個脈沖。每個脈沖信號表明一個轉換的結束。當ADC的這三個引腳同時置低時，三個通道被認為有效并同時進行轉換。另外，EOC引腳也可被連接到TMS320F2812的一個中斷引腳，以觸發(fā)一個讀周期。

ADS8364的片選CS是一個有源低電平輸入信號。當CS為高時，并行輸出引腳處于高阻態(tài)。當CS為低時，并行數據線反映了輸出緩沖器的當前狀態(tài)。為了正確地從ADS8364的并行數據總線上讀取數據，ADS8364必須被片選CS選中后才能進行讀操作。

圖1 ADS8364與TMS320F2812的連接圖

ADS8364的讀（RD）信號端也是有源低電平信號。當CS為低時，在讀信號（RD）的下降沿，ADS8364中寄存器的內容將被更新。這意味著在每個讀序列之前，RD信號必須被觸發(fā)，這樣才能更新輸出緩沖器。通過TMS320F2812的中斷子程序將ADS8364的RD引腳置低可以保存輸入的數據，之后可再將RD引腳置高。

2 軟件設計

在實際工作中，智能節(jié)點將采集到的數據或頻譜值發(fā)送到上位機進行存貯、處理。上位機通過CAN接口與智能節(jié)點通信。

智能節(jié)點的程序是在TI提供的開發(fā)工具Code Composer Studio上用C語言開發(fā)。在開發(fā)過程中，使用了TI公司提供的C281X C/C++頭文件庫。該頭文件庫利用結構體和聯(lián)合體的形式對F2812的各個寄存器進行了定義，用戶可以通過C語言直接對處理器內部的寄存器進行訪問。

由于MS320F2812沒有獨立的程序存儲空間和數據存儲空間，是統(tǒng)一編址的，因此用戶首先要根據需要通過配置鏈接命令文件（.cmd文件）對存儲空間進行劃分。

為了實現數據的FFT變換，開發(fā)過程中還使用了TI公司提供的FFT函數庫。FFT函數庫提供了32位復數FFT變換（CFFT32）和實數FFT變換（RFFT32）兩種模塊，可以進行128、256、512和1024點的復數和實數FFT變換。需要注意的是變換中所使用的數據是Qx格式，因此對變換后的結果需要進行格式轉換才能得到真實數值。

智能節(jié)點的主程序流程為:加電后，程序先初始化，進入主循環(huán)后就不斷進行數據采集和閾值判斷，如有收到上位機命令（CAN接口接收中斷）就轉入中斷處理程序，根據上位機的不同命令選擇不同的處理方式。如采集到的數據超出閾值，優(yōu)先向上位機發(fā)送報警信息。

3 結束語

本文設計的智能節(jié)點已在多個監(jiān)測和故障診斷系統(tǒng)中得到應用，實踐證明該模塊工作可靠，能滿足工程中分布式數據采集與監(jiān)測需要。

［1］張雄偉，陳亮.DSP芯片的原理與開發(fā)應用［M］.北京:電子工業(yè)出版社，2003.

［2］鄔寬明.CAN總線原理和應用系統(tǒng)設計［M］.北京:北京航空航天大學出版社，1996.

［3］TMS320C2812 Digital Signal Processors Data Manual［S］.Texas Instruments Incorporated，2001.

［4］C281x C/C++.Header Files and Peripheral Examples［S］.Texas Instruments Incorporated，2003.