集成電路封裝設(shè)計(jì)可靠性提高方法研究

胡建忠，金 玲

（廣東省粵晶高科股份有限公司，廣州 510663）

集成電路封裝設(shè)計(jì)可靠性提高方法研究

胡建忠，金 玲

（廣東省粵晶高科股份有限公司，廣州 510663）

集成電路封裝是集成電路制造中的重要一環(huán)，集成電路封裝的目的有：第一，對芯片進(jìn)行保護(hù)，隔絕水汽灰塵以及防止氧化；第二，散熱；第三，物理連接和電連接。在進(jìn)行封裝設(shè)計(jì)時，可以通過一些方法，增強(qiáng)產(chǎn)品的制造穩(wěn)定性以及產(chǎn)品的可靠性。文章研究了引線框架、線弧、等離子清洗及塑封料對封裝可靠性的影響以及一些獲得高質(zhì)量的方法。例如：引線框架的加強(qiáng)設(shè)計(jì)和等離子清洗可以增強(qiáng)與塑封料之間的結(jié)合力，低線弧能減少沖絲及線弧擺動。這些方法都已經(jīng)被證實(shí)有利于產(chǎn)品可靠性的提高。

封裝設(shè)計(jì)；可靠性；框架設(shè)計(jì)；反向焊接；等離子清洗

1 前言

隨著集成電路的發(fā)展，小型化與多功能成了大家共同追求的目標(biāo)，這不僅加速了IC設(shè)計(jì)的發(fā)展，也促進(jìn)了IC封裝設(shè)計(jì)的發(fā)展。IC封裝設(shè)計(jì)也可以在一定程度上提高產(chǎn)品的集成度，同時也對產(chǎn)品的可靠性起著很重要的影響作用。本文總結(jié)和研究了一些封裝工藝中提高可靠性的方法。

2 引線框架

引線框架的主要功能是芯片的載體，用于將芯片的I/O引出。在引線框架的設(shè)計(jì)過程中，需要考慮幾個因素。

2.1 與塑封料的粘結(jié)性

引線框架與塑封料之間的粘結(jié)強(qiáng)度高，產(chǎn)品的氣密性更佳，可靠性更高；與塑封料的粘結(jié)性不好，會導(dǎo)致分層及其他形式的失效。影響粘結(jié)強(qiáng)度的因素除了塑封料的性能之外，引線框架的設(shè)計(jì)也可以起到增強(qiáng)粘結(jié)強(qiáng)度的作用，如在引腳和基島邊緣或背面設(shè)計(jì)圖案，如圖1所示。

圖1 各種增強(qiáng)型框架

2.2 芯片與引腳之間的連接

引線框架的最重要的功能是芯片與外界之間的載體，因此，引線框架應(yīng)設(shè)計(jì)得利于芯片與引腳之間的連接，要考慮線弧的長度以及弧度。

2.3 考慮塑封料在型腔內(nèi)的流動

對于多芯片類的復(fù)雜設(shè)計(jì)，還應(yīng)考慮塑封時塑封料在芯片與芯片或芯片與模具之間的流動性。

3 焊線

3.1 增強(qiáng)焊線強(qiáng)度

焊線強(qiáng)度除了焊點(diǎn)處的結(jié)合強(qiáng)度外，線弧的形狀也會對焊線強(qiáng)度有一定的影響。

增強(qiáng)焊線強(qiáng)度的方法之一是在焊線第二點(diǎn)種球，有BSOB和BBOS兩種方式。如圖2所示。

圖2 BSOB和BBOS的示意圖

BSOB的方法是先在焊線的第二點(diǎn)種球，然后再將第二點(diǎn)壓在焊球上；BBOS的方法是在焊線的第二點(diǎn)上再壓一個焊球。兩種方法均能增強(qiáng)焊線強(qiáng)度，經(jīng)試驗(yàn)，BBOS略強(qiáng)于BSOB。BBOS還應(yīng)用于die to die（芯片與芯片）之間的焊接，如圖3所示。

3.2 降低線弧高度

現(xiàn)在的封裝都向更薄更小發(fā)展，對芯片厚度、膠水厚度和線弧高度都有嚴(yán)格控制。一般弧度的線弧，弧高（芯片表面至線弧最高點(diǎn)的距離）一般不低于100μm，要形成更低的線弧，有以下兩種方法。RB（Reverse Bonding反向焊接）和FFB（Folded Forward Bonding折疊焊接 ）[1,2]，如圖4和圖5所示。

圖3 BBOS用于疊晶及芯片與芯片之間焊接的情況

圖4 反向焊接（RB）

圖5 折疊正向焊接（FFB）

反向焊接雖然可以形成低的線弧，但是種球形成了大的焊球，使得焊線間距受到限制。折疊正向焊接方法是繼反向焊接之后開發(fā)的用于低線弧的焊接方法，如圖5所示。

低線弧不僅能夠滿足塑封體厚度更薄的要求，還能減少塑封時的沖絲以及線弧的擺動（wire sweep），對增加封裝可靠性有一定的幫助。

3.3 等離子清洗

提高焊接可靠性的一個重要方法是使用等離子清洗。等離子清洗除能清潔掉芯片及引線框架表面的沾污和氧化物之外，還能激活表面，使結(jié)合面更加牢固。等離子清洗需要保證氣體在產(chǎn)品各個表面均勻的流動，因此需要使用有孔料盒，如圖6所示。

圖6 等離子清洗使用的料盒

等離子清洗的幾個關(guān)鍵影響因素有：

（1）氣體成分。等離子清洗使用的氣體一般為氬氣、氧氣和氫氣，也可以使用混合氣體。氬氣和氧氣用來清洗有機(jī)殘留，氫氣用來清洗氧化物。

（2）料盒和產(chǎn)品排布。清洗效果的一致性是很重要的，有利于獲得封裝組裝工藝的高質(zhì)量控制[3]。對于射頻型等離子清洗機(jī)而言，應(yīng)該讓料盒的排布順應(yīng)氣體的流向，讓氣體均勻流通在料盒的各個位置。

（3）功率和時間。對不同廠家制造的等離子清洗機(jī)以及不同類型的產(chǎn)品，都要通過DOE實(shí)驗(yàn)方法，找出最合適的設(shè)定范圍。

（4）評定方法。最直觀的評定等離子清洗效果的方法是滴水試驗(yàn)，通過觀察界面角來判定親水性，如圖7。

浸濕角在20°～40°之間是合適狀態(tài)，16h后浸濕角會大于40°。因此，等離子清洗后的延遲時間建議為8h。

評估等離子清洗效果的另一方法為比較PpK或CpK，這也是使用等離子清洗的最終目標(biāo)。為了獲得穩(wěn)定的高質(zhì)量控制，我們做了PpK的比較試驗(yàn)，結(jié)果證明，等離子清洗能夠在一定程度上提高產(chǎn)品的質(zhì)量穩(wěn)定性。試驗(yàn)內(nèi)容如下：

試驗(yàn)設(shè)備：EUROPLASMA；氣體：Ar+H2（氬氣+氫氣）；線徑：30μm金線；焊球直徑：82.5μm；等離子清洗機(jī)RF功率：300W；清洗時間：180s。

表1 等離子清洗前后樣品焊球推力測試結(jié)果比較

由此可見，等離子清洗對金線的結(jié)合力有一定程度的提高，同時也提高了品質(zhì)穩(wěn)定性。

4 塑封

影響塑封效果的主要因素有以下幾個方面。

4.1 模具和框架設(shè)計(jì)

前文中提到一些加強(qiáng)框架與塑封料之間結(jié)合力的設(shè)計(jì)方法，當(dāng)需要用到大面積的基島時，就需要考慮用到加強(qiáng)型的設(shè)計(jì)；同時，接近塑封體邊緣的部分也是脆弱點(diǎn)，也需要一些加強(qiáng)結(jié)合力的方法。

框架和塑封模具之間關(guān)系密切，它們互補(bǔ)互足，設(shè)計(jì)模具時需要綜合考量框架、內(nèi)部芯片擺放位置、走線方向以及塑封料的物理化學(xué)性能。

4.2 塑封料

塑封料性能的好壞也直接影響可靠性。一般判斷塑封料等級的首要因素為MSL（潮濕敏感度等級），MSL等級越高，其對芯片的保護(hù)越好。其次，熱硬度即熱轉(zhuǎn)化溫度及與不同金屬面之間的粘結(jié)性能也是需要考慮的重要因素。

5 總結(jié)

在進(jìn)行封裝設(shè)計(jì)時，除了考慮電性能方面的穩(wěn)定性之外，封裝工藝的可靠性設(shè)計(jì)也是重要的環(huán)節(jié)。封裝工藝需要依靠行業(yè)標(biāo)準(zhǔn)和各個公司總結(jié)出的經(jīng)驗(yàn)，同時，封裝工藝設(shè)計(jì)和可靠性測試與失效分析是密不可分的，它們具有相輔相成的關(guān)系。封裝工藝需要通過可靠性試驗(yàn)來衡量，需要失效分析來尋找問題的原因，需要經(jīng)驗(yàn)與技術(shù)來得出改進(jìn)的方法。

[1] Bob Chylak, Stephen Babinetz, Lee Levine. Ultra-lowloop Wire Bonds[C]. Semicon 2006.

[2] Jon Brunner, Ivy Wei Qin, Bob Chylak. Advanced Wire Bond Looping Technology for Emerging Packages[C]. 29th international electronics manufacturing technology symposium, 2004∶85-90.

[3] 楊建生. 等離子清洗工藝對PBGA組裝可靠性的影響[J].電子與封裝， 2007，1：14-16.

Study on the Methods to Improve IC Package Design Reliability

HU Jian-zhong, JIN Ling
（Guangdong Yuejing High Technology Ltd. Co.,Guangzhou510663,China）

Packaging is critical in IC manufactory industry. The aims of IC package are：f i rstly, protect the chip from humidity and oxidation, secondly, heat spread, and thirdly, physical connection and electrical connection. There are many methods can enhance the manufacture stability and product reliability. The influence of leadframe, wire loop, and plasma clean on packaging reliability were studied, meanwhile,the methods were also described. Strengthened design leadframe and plasma clean can enhance the bond between leadframe and molding compound, low loop can reduce wire break off and wire sweep. These methods had been proved to be useful for improving the product reliability.

package design; reliability; leadframe design; reserved bonding; plasma clean

TN306

A

1681-1070（2011）08-0037-03

2011-06-05

胡建忠（1954—），男，廣東廣州人，碩士，工程師，現(xiàn)任廣東省粵晶高科股份有限公司總經(jīng)理，長期從事集成電路芯片設(shè)計(jì)、封裝測試技術(shù)及管理工作。

金 玲（1981—），女，湖北黃石人，碩士，廣東省粵晶高科股份有限公司研發(fā)工程師。