引腳可編程輸出頻率、輸出邏輯電平和扇出功能的時(shí)鐘分配電路

電路功能與優(yōu)勢

振蕩器上變頻器AD9552和LVDS/CMOS時(shí)鐘扇出緩沖器ADCLK854共同構(gòu)成靈活的引腳可編程時(shí)鐘分配解決方案。AD9552配有一個(gè)SPI端口，用于對器件進(jìn)行編程。此接口支持最高達(dá)900 MHz的寬輸出頻率范圍。另一方面，它也可以通過引腳編程，從而簡化許多不需要軟件可編程性能的設(shè)計(jì)應(yīng)用。在引腳可編程模式下，最多可提供64種標(biāo)準(zhǔn)輸出頻率，具體視輸入頻率選擇而定。因此，AD9552可以像頻率引腳可編程VCXO一樣工作。此外，AD9552還能采用輸入端的晶體諧振器工作，以提供更大的靈活性。AD9552的簡化框圖如圖1所示。

ADCLK854是一款時(shí)鐘扇出緩沖器，其LVDS和1.8 V CMOS輸出均可通過引腳進(jìn)行編程。ADCLK854提供最多12路LVDS輸出、24路CMOS輸出或二者的組合。如果需要較少的輸出或不同的輸出邏輯選擇，可以用ADI公司其他幾個(gè)時(shí)鐘扇出緩沖器代替ADCLK854。

電路描述

圖2的簡化電路顯示AD9552與ADCLK854客戶評估板之間的設(shè)置。AD9552可采用26 MHz晶體諧振器工作。然后，AD9552 LVPECL輸出驅(qū)動(dòng)ADCLK854評估板，以實(shí)現(xiàn)LVDS和/或CMOS扇出功能。選擇LVPECL輸出是因?yàn)樗哂休^低的抖動(dòng)和相位噪聲。對于低抖動(dòng)時(shí)鐘分配，AD9552和ADCLK854是非常合適的組合。兩款器件均具有引腳可編程特性，因而可實(shí)現(xiàn)獨(dú)立的時(shí)鐘發(fā)生器解決方案，無需將接口控制線連回FPGA或微控制器。此外，兩款器件的尺寸均很小。有關(guān)內(nèi)部連接和材料清單的詳細(xì)信息，請參考AD9552評估板和ADCLK854評估板文檔。

圖2 AD9552和ADCLK854電路組合示意圖

下面的程序說明如何使用板上跳線和撥動(dòng)開關(guān)對AD9552評估板進(jìn)行手動(dòng)編程，以便設(shè)置用于所選輸入和輸出頻率的邏輯電平。本例中，晶振頻率為26 MHz，輸出頻率為625 MHz。

(1)確保跳線JMP3處于手動(dòng)控制位置；

(2)確認(rèn)連接器P2上的所有5個(gè)跳線均已移除；

(3)將S3撥動(dòng)開關(guān)的位置設(shè)為0111，表示在使用26 MHz晶振；

(4)將S2撥動(dòng)開關(guān)的位置設(shè)為0010，并將S1撥動(dòng)開關(guān)的位置設(shè)為0011；

(5)將示波器、頻譜分析儀或其他實(shí)驗(yàn)室設(shè)備與板右上側(cè)J3至J6 SMA連接器中的任一個(gè)相連；

(6)將評估板插入U(xiǎn)SB端口，以提供電源；(7)OUT1 SMA連接器上應(yīng)能觀察到625 MHz的頻率；(8)如果需要其他輸出頻率，請從USB端口斷開。然后改變撥動(dòng)開關(guān)設(shè)置，再次連接USB端口。

每次設(shè)置撥動(dòng)開關(guān)后，必須移除USB電纜，使AD9552斷電，以便對AD9552重新編程。有關(guān)引腳編程的詳細(xì)說明請參考AD9552數(shù)據(jù)手冊。

ADCLK854輸出也是引腳可編程的，可提供最多12路差分LVDS輸出或24路單端1.8 V CMOS輸出。跳線CTRL_A、 CTRL_B、CTRL_C 和SLEEP用于配置輸出。欲將輸出配置為所需設(shè)置，請參考網(wǎng)頁上表格。

閱讀本文更多細(xì)節(jié)請?jiān)L問：

http://comm.ChinaAET.com/ADI/Circuit201110.html