SRAM型FPGA單粒子翻轉(zhuǎn)測(cè)試及加固技術(shù)研究

邱金娟，徐宏杰，潘 雄，朱明達(dá)

(北京航空航天大學(xué)，北京 100191)

0 引言

空間輻射環(huán)境中的帶電粒子會(huì)導(dǎo)致航天器電子系統(tǒng)的半導(dǎo)體器件發(fā)生單粒子效應(yīng)，嚴(yán)重影響航天器的可靠性和壽命，其中高能質(zhì)子和重離子是導(dǎo)致單粒子效應(yīng)的主要因素。必須對(duì)航天器用電子元器件的單粒子效應(yīng)進(jìn)行評(píng)估，采取一定的抗輻射加固措施，提高其可靠性。因此，空間輻射的單粒子效應(yīng)研究具有重要意義［1］。隨著航天事業(yè)的發(fā)展，小型化已經(jīng)成為衛(wèi)星發(fā)展的主要趨勢(shì)，它要求所用電子元器件必須具有集成度高、尺寸小的特點(diǎn)，這就使得現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，F(xiàn)PGA)成為星用電子元器件的主要器件。

SRAM型FPGA是目前應(yīng)用最廣泛的FPGA架構(gòu)，使衛(wèi)星在軌編程成為可能，因此在空間得到了廣泛的應(yīng)用。但空間應(yīng)用表明，SRAM型FPGA器件具有較弱抗輻射能力，這使得FPGA器件的輻照效應(yīng)研究成為空間電子元器件輻照效應(yīng)研究的一個(gè)重要課題。針對(duì)單粒子翻轉(zhuǎn)進(jìn)行了相應(yīng)的試驗(yàn)設(shè)計(jì)，為星載SRAM型FPGA的運(yùn)行壽命評(píng)估及加固設(shè)計(jì)提供了重要的參考依據(jù)［2］。

1 單粒子翻轉(zhuǎn)

單粒子翻轉(zhuǎn)(Single Event Upset，SEU)是一種位翻轉(zhuǎn)，它既不損害器件也不干擾器件以后的工作，只會(huì)改變器件的當(dāng)前狀態(tài)。當(dāng)一個(gè)高能帶電粒子穿過(guò)pn結(jié)的靈敏區(qū)時(shí)，在其路徑上，粒子能量的一部分被硅原子所吸收，并在硅中產(chǎn)生電子——空穴對(duì)。這些電子——空穴對(duì)在pn結(jié)電場(chǎng)作用下發(fā)生漂移運(yùn)動(dòng)和擴(kuò)散運(yùn)動(dòng)，電荷被收集之后，可使pn結(jié)誘發(fā)一個(gè)零點(diǎn)幾納秒的電流脈沖。瞬態(tài)電流會(huì)使節(jié)點(diǎn)電勢(shì)發(fā)生變化，達(dá)到一定程度會(huì)使導(dǎo)通管截止，截止管導(dǎo)通，引起器件邏輯狀態(tài)翻轉(zhuǎn)，這就是單粒子翻轉(zhuǎn)［3］。如圖1所示。

圖1 重離子引發(fā)的SEUFig.1 Heavy ion caused SEU

SRAM型FPGA內(nèi)的配置存儲(chǔ)器、塊存儲(chǔ)器、觸發(fā)器等資源是單粒子翻轉(zhuǎn)的敏感區(qū)。單粒子翻轉(zhuǎn)尤其備受關(guān)注，因?yàn)樗坏绊懹脩?hù)設(shè)計(jì)的觸發(fā)器和BRAM塊，而且還影響器件的配置存儲(chǔ)器，它們可能改變電路的功能。全面估計(jì)SEU的敏感度是非常困難的，所以地面測(cè)試是不可避免的一個(gè)階段。

2 單粒子翻轉(zhuǎn)的測(cè)試技術(shù)

2.1 單粒子翻轉(zhuǎn)的靜態(tài)測(cè)試

靜態(tài)測(cè)試是相對(duì)器件而言的，用來(lái)測(cè)試整個(gè)器件設(shè)備對(duì)輻射的敏感程度，它主要是測(cè)試FPGA內(nèi)的配置存儲(chǔ)器、塊存儲(chǔ)器，從而獲取FPGA器件的配置存儲(chǔ)器的翻轉(zhuǎn)截面及塊存儲(chǔ)器的翻轉(zhuǎn)截面。圖2是FPGA單粒子效應(yīng)靜態(tài)測(cè)試系統(tǒng)的測(cè)試方案。

圖2 FPGA靜態(tài)測(cè)試方案Fig.2 Static test scheme

圖2的FPGA芯片是用于存放FPGA的讀回(Readback)命令、配置命令以及上傳讀回?cái)?shù)據(jù)。邏輯控制模塊主要用于實(shí)現(xiàn)被測(cè)FPGA的SelectMAP接口的讀寫(xiě)控制時(shí)序(見(jiàn)圖3)。SelectMAP接口是一個(gè)8位的雙向數(shù)據(jù)端口，可以通過(guò)它對(duì)Virtex進(jìn)行配置，也可以通過(guò)它讀回配置數(shù)據(jù)，它是Virtex最快的配置方式［4－5］。用SelectMAP進(jìn)行配置需要8位數(shù)據(jù) D0:D7和7個(gè)控制狀態(tài)信號(hào)，分別是 CCLK、PROG、DONE、INIT、CS_B、RDWR_B、BUSY。

圖3 SelectMAP接口讀回時(shí)序圖Fig.3 Readback time sequence of SelectMAP

在輻照前，上位計(jì)算機(jī)把提前設(shè)計(jì)好的程序下載到被測(cè)器件中，然后根據(jù)以上時(shí)序圖，通過(guò)下位FPGA的SelectMAP接口讀回配置文件并將其上傳給上位機(jī)進(jìn)行儲(chǔ)存作為原始文件，然后打開(kāi)輻射源進(jìn)行照射，經(jīng)過(guò)一定時(shí)間或一定劑量的照射后，再次讀回配置文件并上傳，然后上位計(jì)算機(jī)在掩碼文件的幫助下，比較原始讀回文件相應(yīng)字節(jié)與照后讀回內(nèi)容的異同。讀回文件的內(nèi)容分布如圖4，讀回?cái)?shù)據(jù)有效性的計(jì)算關(guān)系如圖5。不相同時(shí)，根據(jù)圖4和圖5所示的配置數(shù)據(jù)分布與配置存儲(chǔ)器物理地址的映射關(guān)系給出具體錯(cuò)誤發(fā)生的位置，并將錯(cuò)誤數(shù)與位置上傳上位機(jī)。

圖4 配置文件內(nèi)部分布圖Fig.4 Configuration memory map

圖5 讀回?cái)?shù)據(jù)正確性判斷Fig.5 Verifying the correctness of readback data

2.2 單粒子翻轉(zhuǎn)的動(dòng)態(tài)測(cè)試

靜態(tài)測(cè)試難以測(cè)試到FPGA內(nèi)部觸發(fā)器及全局寄存器等資源，并且不能探測(cè)到程序運(yùn)行時(shí)FPGA對(duì)輻射的敏感度。為了彌補(bǔ)這一不足，本系統(tǒng)還設(shè)計(jì)了動(dòng)態(tài)測(cè)試的功能，用于測(cè)試FPGA內(nèi)部有數(shù)據(jù)傳輸時(shí)，其內(nèi)部BlockRAM(塊存儲(chǔ)器)，CLB(配置邏輯單元)的單粒子翻轉(zhuǎn)敏感度。

將BRAM配置成8×8192的FIFO(First Input First Output)。用線(xiàn)性反饋移位寄存器(LFSR)產(chǎn)生相同的隨機(jī)數(shù)填滿(mǎn)FIFO。當(dāng)4路FIFO被隨機(jī)數(shù)填滿(mǎn)后，開(kāi)始不斷向外溢出;將4路不斷溢出隨機(jī)數(shù)進(jìn)行比較，不同的位數(shù)即為翻轉(zhuǎn)的位數(shù)。為了防止比較器受到單粒子效應(yīng)的影響，精確地測(cè)試BRAM的翻轉(zhuǎn)敏感度，將比較電路設(shè)計(jì)在控制器中。采用LFSR產(chǎn)生的隨機(jī)數(shù)填滿(mǎn)FIFO，即使LFSR發(fā)生翻轉(zhuǎn)也不影響測(cè)試結(jié)果。此動(dòng)態(tài)測(cè)試方法占用了BRAM 90%以上的資源，能夠較準(zhǔn)確地評(píng)估 BRAM的單粒子翻轉(zhuǎn)敏感度［6］。其配置框圖見(jiàn)圖6。

圖6 BRAM測(cè)試圖Fig.6 Test circuit of BRAM

將CLB配置成6路1×1450的SR(Shift Register)，用相同的數(shù)填滿(mǎn)SR，在相同時(shí)鐘下進(jìn)行移位，將輸出數(shù)據(jù)進(jìn)行比較，得到的翻轉(zhuǎn)結(jié)果上傳上位機(jī)。此動(dòng)態(tài)測(cè)試方法占用了CLB 80%以上的資源，能夠較準(zhǔn)確地評(píng)估CLB的單粒子翻轉(zhuǎn)敏感度。其電路配置見(jiàn)圖7。

圖7 CLB測(cè)試圖Fig.7 Test circuit of CLB

動(dòng)態(tài)測(cè)試的翻轉(zhuǎn)結(jié)果也將實(shí)時(shí)地上傳并顯示到上位機(jī)界面上，沒(méi)有翻轉(zhuǎn)發(fā)生時(shí)的仿真結(jié)果見(jiàn)圖8。

為了驗(yàn)證其可靠性，進(jìn)行了故障模擬，在程序設(shè)計(jì)時(shí)故意將6路數(shù)據(jù)中任意一路注入錯(cuò)誤，經(jīng)試驗(yàn)觀(guān)察都可以實(shí)時(shí)地上傳并顯示到上位機(jī)界面上。

圖8 CLB和BRAM測(cè)試無(wú)翻轉(zhuǎn)的仿真結(jié)果Fig.8 Simulation result of CLB and BRAM

3 單粒子效應(yīng)的防護(hù)方法

SRAM型FPGA具有速度快、容量大、可反復(fù)編程的能力，是目前衛(wèi)星通信平臺(tái)使用的主要器件。由于反熔絲的FPGA不具備二次編程能力，而基于Flash的CPLD的容量規(guī)模比較小等原因不適合在衛(wèi)星平臺(tái)上使用，所以本文討論的對(duì)抗單粒子效應(yīng)的方法也是基于SRAM型FPGA的。目前比較常用的對(duì)抗單粒子效應(yīng)特別是發(fā)生頻率較高的SEU效應(yīng)，主要有以下幾種方法［7－8］。

3.1 整體屏蔽減少輻射

在電子設(shè)備的外面一般采用一定厚度的材料進(jìn)行輻射屏蔽，屏蔽可以減少設(shè)備所受的輻射效應(yīng)。不同的材料對(duì)不同的粒子有著不同的屏蔽性能，經(jīng)常采用的材料有鋁、鉛、鉭和某些酯類(lèi)化合物等。整體屏蔽的辦法在航天電子設(shè)備中使用較多，國(guó)內(nèi)也進(jìn)行了不少有關(guān)抗輻射材料的研究。

3.2 冗余設(shè)計(jì)

常用的應(yīng)對(duì)單粒子翻轉(zhuǎn)的技術(shù)是硬件冗余技術(shù)，可以將FPGA作為冗余的對(duì)象或者采用片內(nèi)多模冗余。采用多片F(xiàn)PGA冗余有可能增加印制板布局布線(xiàn)的困難，增大設(shè)備的功耗、體積、重量等，片內(nèi)冗余常用的三模冗余(TMR)是將電路三備份，利用設(shè)置在FPGA片內(nèi)或片外的多數(shù)表決器對(duì)輸出信號(hào)進(jìn)行表決。它能容忍一個(gè)備份模塊發(fā)生錯(cuò)誤。雖然TMR帶來(lái)了可靠性的提高，但是也會(huì)使模塊的速度降低(有的甚至低到原來(lái)的80%)，占用資源和功率增加(約為3.2倍)。所以設(shè)計(jì)時(shí)可以根據(jù)實(shí)際情況對(duì)關(guān)鍵部分使用部分3倍冗余法。

3.3 配置存儲(chǔ)器的回讀和重構(gòu)

控制器負(fù)責(zé)從非易失大容量存儲(chǔ)器中讀取Xilinx FPGA的配置數(shù)據(jù)對(duì)其進(jìn)行配置，然后在運(yùn)行期間，對(duì)最容易受輻射效應(yīng)影響的配置存儲(chǔ)器按列進(jìn)行讀操作，然后與標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行比對(duì)，一旦發(fā)現(xiàn)錯(cuò)誤就進(jìn)行重配置。另外，也可以通過(guò)對(duì)讀回?cái)?shù)據(jù)進(jìn)行CRC校驗(yàn)來(lái)檢驗(yàn)配置存儲(chǔ)器是否出現(xiàn)錯(cuò)誤。對(duì)配置存儲(chǔ)器的讀回校驗(yàn)和重配置(或局部重配置)是一種有效的抵抗輻射效應(yīng)的方法。目前 NASA［9－10］、日本的 Smart Sat衛(wèi)星工作組都在研究基于這種結(jié)構(gòu)的衛(wèi)星信號(hào)處理平臺(tái)，國(guó)內(nèi)某高校從2001年起也在對(duì)這種結(jié)構(gòu)進(jìn)行研究與應(yīng)用，并取得了較大成效。本文設(shè)計(jì)的測(cè)試電路板也可以實(shí)現(xiàn)回讀與重配置。

4 測(cè)試結(jié)果與分析

靜態(tài)SEU測(cè)試，測(cè)試配置位的翻轉(zhuǎn)敏感度。測(cè)試開(kāi)始設(shè)置線(xiàn)性能量傳遞(LET)值為42 MeV cm2/mg，并逐漸被減少來(lái)觀(guān)察發(fā)生翻轉(zhuǎn)的極限值，最低的LET測(cè)試值是0.42 MeV cm2/mg。隨SEU數(shù)量的累積，器件功耗電流隨之增加，停止輻照，大電流狀態(tài)保持，重配置后，電流值恢復(fù)到正常。圖9顯示了翻轉(zhuǎn)效應(yīng)截面與LET的關(guān)系，并進(jìn)行了相似性擬合。圖10顯示了翻轉(zhuǎn)效應(yīng)截面與能量的關(guān)系。

圖9 靜態(tài)測(cè)試SEU與LET的關(guān)系Fig.9 Static test SEU cross section versus LET value

圖10 靜態(tài)測(cè)試SEU與能量的關(guān)系Fig.10 Static test SEU cross section versus energy

動(dòng)態(tài)SEU測(cè)試，從試驗(yàn)現(xiàn)象觀(guān)察，當(dāng)注入量大于700 ion/cm2時(shí)，開(kāi)始有翻轉(zhuǎn)出現(xiàn)。當(dāng)程序運(yùn)行正常時(shí)，配置位有翻轉(zhuǎn)，這顯示了靜態(tài)的翻轉(zhuǎn)對(duì)動(dòng)態(tài)有可能不起作用。隨著注入量的增大，觀(guān)察到了大量翻轉(zhuǎn)，這種現(xiàn)象又包含了兩種可能:一種是配置位翻轉(zhuǎn)影響到動(dòng)態(tài)測(cè)試;一種是用戶(hù)邏輯的翻轉(zhuǎn)。從試驗(yàn)現(xiàn)象分析得知，配置位的控制邏輯出錯(cuò)，導(dǎo)致了動(dòng)態(tài)測(cè)試大量錯(cuò)誤的出現(xiàn)。由于配置出錯(cuò)，因而試驗(yàn)中未曾得到BRAM和CLB翻轉(zhuǎn)截面，但是從試驗(yàn)觀(guān)察看BRAM和CLB對(duì)單粒子的敏感度遠(yuǎn)小于配置存儲(chǔ)器。為了評(píng)估動(dòng)態(tài)測(cè)試下配置存儲(chǔ)器的敏感度，記錄了動(dòng)態(tài)測(cè)試下配置存儲(chǔ)器SRAM的SEU截面與LET的關(guān)系，如圖11所示。

圖11 動(dòng)態(tài)測(cè)試SEU與LET的關(guān)系Fig.11 Dynamic test SEU cross section versus LET value

SEU截面與能量的關(guān)系，如圖12所示。由試驗(yàn)數(shù)據(jù)以及擬合所得到的走向趨勢(shì)可以看出靜態(tài)與動(dòng)態(tài)下配置存儲(chǔ)器SRAM的SEU截面與LET、能量的關(guān)系是呈現(xiàn)相反方向的。

圖12 動(dòng)態(tài)測(cè)試SEU與能量的關(guān)系Fig.12 Dynamic test SEU cross section versus energy

試驗(yàn)結(jié)果表明，SRAM型FPGA單粒子翻轉(zhuǎn)敏感，同時(shí)存在單粒子功能中斷，對(duì)于航天器控制系統(tǒng)等關(guān)鍵部位，應(yīng)慎用SRAM型FPGA。若使用則需要相應(yīng)的加固技術(shù)。

5 結(jié)束語(yǔ)

本文詳細(xì)闡述了單粒子翻轉(zhuǎn)的靜態(tài)和動(dòng)態(tài)的測(cè)試方法。靜態(tài)測(cè)試的讀回設(shè)計(jì)，采用了8位并行的SelectMAP接口，可以快速地讀回配置數(shù)據(jù)。動(dòng)態(tài)測(cè)試程序?qū)λ鶞y(cè)對(duì)象的覆蓋率可達(dá)90%，可以有效地評(píng)估其單粒子翻轉(zhuǎn)的敏感度。此試驗(yàn)得到了動(dòng)靜態(tài)下SEU的翻轉(zhuǎn)截面，對(duì)在地面上進(jìn)行FPGA可靠性評(píng)估具有重要意義。另外文章結(jié)合工程實(shí)踐給出了解決常見(jiàn)的輻射失效問(wèn)題的方法，利用FPGA配置數(shù)據(jù)可讀回的功能，系統(tǒng)可以應(yīng)用在要求高可靠性的航天領(lǐng)域中，通過(guò)將FPGA的讀回?cái)?shù)據(jù)和原始配置數(shù)據(jù)進(jìn)行比較，判斷配置數(shù)據(jù)是否發(fā)生錯(cuò)誤，若有錯(cuò)，則重新配置FPGA，這是一種抗單粒子翻轉(zhuǎn)的有效措施，為進(jìn)一步研究SRAM型FPGA輻照效應(yīng)的機(jī)理和防護(hù)措施奠定了基礎(chǔ)。

［1］姚志斌，何寶平，張鳳祁，等.靜態(tài)隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器型現(xiàn)場(chǎng)可編程門(mén)陣列輻照效應(yīng)測(cè)試系統(tǒng)研制［J］.強(qiáng)激光與粒子束，2009，21(5):749-755.

［2］馮彥君，華更新，劉淑芬.航天電子抗輻射研究綜述［J］.宇航學(xué)報(bào)，2007，28(5):1071-1080.

［3］FULLER E，CAFFREY M，SALAZAR A，et al.Radiation testing update，SEU mitigation，and availability analysis of the virtex FPGA for space reconfigurable computing［C］//IEEE Nuclear and Space Radiation Effects Conference，2000:30-41.

［4］Xilinx Inc.Virtex-II platform FPGA user guide［Z］.UG002(V2.1)28 March 2007.

［5］YUI C C，SWIFT G M，CARMICHAEL C，et al.SEU mitigation testing of Xilinx Virtex II FPGAs［C］//IEEE Nuclear and Space Radiation Effects Conference，2003:92-97.

［6］趙又新.SRAM輻射效應(yīng)測(cè)試裝置的研制與應(yīng)用［J］.核電子學(xué)與探測(cè)術(shù)，2006，26(4):414-416，445.

［7］邢克飛，楊俊，季金明.空間輻射效應(yīng)對(duì)SRAM型FPGA的影響［J］.微電子學(xué)與計(jì)算機(jī)，2006，23(12):107-110.

［8］ALLEN G R，SWIFT G M.Single event effects test result for advanced field programmable gate arrays［C］//IEEE Radiation Effects Data Workshop，2006:115-120.

［9］HODSON R F，SOMERVILLL K，WILLIAMS J，et al.An architecture for reconfigurable computing in space［C］//Military and Aerospace Applications of Programmable Devices and Technologies Conference(MAPLD)，2005:1-8.

［10］BERG M.Effectiveness of internal vs external SEU scrubbing mitigation strategies in a Xilinx FPGA:Design，test，and analysis［J］.IEEE on Nuclear Science，2008，55(4):2259-2266.