基于FPGA的伺服驅(qū)動(dòng)器分?jǐn)?shù)分周比設(shè)計(jì)與實(shí)現(xiàn)

劉繼磊，孫 靜，王 冰，祝恒洋，俞 帥

(1.西北工業(yè)大學(xué)，陜西西安710129;2.西安微電機(jī)研究所，陜西西安710077;3.中船重工第704研究所，上海200031)

0 引 言

交流伺服電動(dòng)機(jī)在各種數(shù)控系統(tǒng)中承擔(dān)著重要的執(zhí)行任務(wù)。為了實(shí)現(xiàn)對(duì)伺服電機(jī)的精確位置控制，要求轉(zhuǎn)子的位置必須能夠被精確的檢測(cè)出來(lái)。增量式光電編碼器作為角位移或角速率測(cè)量傳感器，以其構(gòu)造簡(jiǎn)單、機(jī)械壽命長(zhǎng)、易實(shí)現(xiàn)高分辨率等優(yōu)點(diǎn)，在現(xiàn)代交流伺服系統(tǒng)中已被廣泛采用。在實(shí)際的工作中，增量式光電編碼器往往與電機(jī)同軸安裝，它輸出有A、B、Z三相信號(hào)，其中A相和B相相位相差90°，Z相為每轉(zhuǎn)只輸出一個(gè)脈沖，用于基準(zhǔn)點(diǎn)的定位。在實(shí)際應(yīng)用中，經(jīng)常需要對(duì)A相、B相正交脈沖按照一定的比例，即分周比進(jìn)行分頻。分頻的難點(diǎn)在于:無(wú)論設(shè)定分周比是整數(shù)還是分?jǐn)?shù)，分頻后輸出的Div_A相和Div_B相脈沖仍然要保持正交或近似正交。本文以對(duì)1 024線(xiàn)分頻得到360線(xiàn)為例，提出一種基于FPGA的分?jǐn)?shù)分周比實(shí)現(xiàn)方法。該方法采用硬件描述語(yǔ)言VHDL來(lái)實(shí)現(xiàn)，邏輯結(jié)構(gòu)簡(jiǎn)單，程序的可移植性強(qiáng)，易于擴(kuò)展，具有很高的實(shí)用價(jià)值。

1 正交脈沖

增量式光電編碼器(又稱(chēng)光電碼盤(pán))發(fā)出的兩路脈沖是正交的，即兩路脈沖為相位相差90°的方波(A和B)，如圖1所示。其中，A、B兩相信號(hào)的脈沖數(shù)標(biāo)志電機(jī)軸所轉(zhuǎn)過(guò)的角度，A、B之間的相位關(guān)系標(biāo)志電機(jī)的轉(zhuǎn)向，即當(dāng)A相超前B相90°時(shí)，標(biāo)志電機(jī)正轉(zhuǎn)(圖1a);當(dāng)B相超前A相90°時(shí)，標(biāo)志電機(jī)反轉(zhuǎn)(圖1b)。

圖1 兩路脈沖為相位相差90°的方波

2 分?jǐn)?shù)分頻原理

圖2 四倍頻信號(hào)S進(jìn)行M的分?jǐn)?shù)分頻流程圖

圖2中:S是兩相正交脈沖信號(hào)A和B的四倍頻以后的信號(hào);clkoutQ是上一次對(duì)增量式光電編碼器的兩路正交脈沖A和B的四倍頻信號(hào)S進(jìn)行分頻所得到的信號(hào)，tmp是分?jǐn)?shù)分子部分的累加值，其取值范圍為0～2N的整數(shù);進(jìn)程1(下文中出現(xiàn)的process(s))是對(duì)兩相正交脈沖的四倍頻信號(hào)S進(jìn)行M分頻和 (M+1)分頻;進(jìn)程2(下文中出現(xiàn)的process(clkoutQ))是用來(lái)對(duì)具體何時(shí)進(jìn)行哪種分頻進(jìn)行判斷和控制;在硬件描述語(yǔ)言VHDL中，進(jìn)程之間是并行執(zhí)行的，即此處的進(jìn)程1和進(jìn)程2是并行執(zhí)行的。

具體執(zhí)行過(guò)程如下:(1)當(dāng)系統(tǒng)時(shí)鐘信號(hào)clk的上升沿到來(lái)時(shí)，對(duì)兩相正交脈沖信號(hào)A和B的四倍頻信號(hào)S進(jìn)行M分頻和 (M+1)分頻;與此同時(shí)，(2)當(dāng)clkoutQ的上升沿到來(lái)時(shí)，tmp的值增加L(分子)，然后根據(jù)當(dāng)前tmp值與N(分母)大小關(guān)系來(lái)判斷和控制信號(hào)S下一次是進(jìn)行M分頻還是(M+1)分頻:(a)當(dāng)tmp的取值大于N(分母)時(shí)，S進(jìn)行(M+1)分頻，同時(shí)將tmp值減少N(分母)，然后再增加L(分子)，接著進(jìn)行判斷和循環(huán);(b)當(dāng)tmp的取值小于N(分母)時(shí)，S進(jìn)行M分頻，同時(shí)將tmp值增加L(分子)，接著進(jìn)行判斷和循環(huán)。上述(1)和(2)兩過(guò)程是同時(shí)進(jìn)行的。本文要采用此方法，實(shí)現(xiàn)兩相正交脈沖的的分頻。

3 分周比的原理及框圖

分周比是數(shù)控系統(tǒng)中一個(gè)很重要的概念，它是指伺服驅(qū)動(dòng)器接收到來(lái)自伺服電動(dòng)機(jī)軸上光電編碼器的脈沖量與實(shí)際反饋到上位計(jì)算機(jī)數(shù)字控制(CNC)系統(tǒng)上脈沖量的比，可以按照如下公式進(jìn)行計(jì)算:

式中:K為分周比;M為絲杠螺距;L為脈沖當(dāng)量;PG為光電編碼器線(xiàn)。國(guó)外的大部分伺服驅(qū)動(dòng)裝置一般都具有分周比的功能。具有分周比功能的伺服系統(tǒng)結(jié)構(gòu)圖如圖3所示。

圖3 帶有分周比功能的伺服系統(tǒng)結(jié)構(gòu)圖

由于伺服驅(qū)動(dòng)器反饋到計(jì)算機(jī)數(shù)字控制(CNC)系統(tǒng)的脈沖量一般采用正交脈沖序列，故分周比的實(shí)現(xiàn)比較困難，本文采用FPGA，通過(guò)硬件描述語(yǔ)言VHDL進(jìn)行實(shí)現(xiàn)。分周比功能的具體實(shí)現(xiàn)結(jié)構(gòu)如圖4所示。

圖4 分周比功能原理框圖

由圖4可以看出:分周比的實(shí)現(xiàn)需要3個(gè)功能模塊:四倍頻模塊、分頻模塊和正交序列生成模塊三部分。四倍頻模塊的輸入為兩路正交脈沖A和B，輸出為方向信號(hào)i(通常也被稱(chēng)為鑒相信號(hào))和四倍頻后的脈沖信號(hào)S。分頻模塊可實(shí)現(xiàn)對(duì)脈沖信號(hào)S的分頻(包括2分頻和3分頻等)，它內(nèi)部是一個(gè)增減計(jì)數(shù)器，根據(jù)輸入的方向信號(hào)i進(jìn)行增、減計(jì)數(shù)，正向計(jì)至設(shè)定的正閾值后輸出一個(gè)脈沖和正方向信號(hào)，負(fù)向計(jì)至設(shè)定的負(fù)閾值后輸出一個(gè)脈沖和負(fù)方向信號(hào)。當(dāng)計(jì)數(shù)值在正負(fù)閾值之間時(shí)，即使電機(jī)方向發(fā)生變化，甚至抖動(dòng)，輸出方向信號(hào)i都保持不變。正交序列生成模塊用輸入脈沖沿觸發(fā)內(nèi)部狀態(tài)機(jī)進(jìn)行狀態(tài)轉(zhuǎn)換，根據(jù)輸入的方向信號(hào)i判斷要跳轉(zhuǎn)的狀態(tài)，從而產(chǎn)生正交信號(hào)和方向信號(hào)。

4 分周比的FPGA實(shí)現(xiàn)及仿真

本文采用硬件描述語(yǔ)言VHDL進(jìn)行模塊化程序設(shè)計(jì)。主要包括:四倍頻模塊，分頻模塊，正交序列生成模塊三部分。這里重點(diǎn)介紹分頻模塊和正交序列生成模塊。

四倍頻模塊:正交信號(hào)的四倍頻方法有多種，本文主要采用:當(dāng)系統(tǒng)時(shí)鐘信號(hào)到來(lái)時(shí)，將兩路正交脈沖A和B分別與其相差一個(gè)時(shí)鐘周期的正交脈沖信號(hào)PA和PB進(jìn)行異或，之后再相或，就可以得到四倍頻脈沖信號(hào)S。方向信號(hào)i可以通過(guò)改變A和B的狀態(tài)進(jìn)行設(shè)置。

以上兩進(jìn)程是并行執(zhí)行的。

正交序列生成模塊:用輸入脈沖clkoutQ的上升沿觸發(fā)內(nèi)部的狀態(tài)機(jī)進(jìn)行狀態(tài)轉(zhuǎn)換，根據(jù)當(dāng)前狀態(tài)和方向信號(hào)i，跳到下一個(gè)狀態(tài)。正交序列生成模塊狀態(tài)轉(zhuǎn)換如表1所示。

表1 正交序列生成模塊狀態(tài)轉(zhuǎn)換表

由表1可知:當(dāng)方向信號(hào)i為正(i=1)時(shí)，按照10→11→01→00(一個(gè)周期)切換狀態(tài)，產(chǎn)生Div_A相超前Div_B相90°的正交脈沖序列，此時(shí)伺服電機(jī)正轉(zhuǎn);當(dāng)方向信號(hào)i為負(fù)(i=0)時(shí)，按照00→01→11→10(一個(gè)周期)切換狀態(tài)，產(chǎn)生Div_B相超前Div_A相90°的正交脈沖序列，此時(shí)伺服電機(jī)反轉(zhuǎn)。

在Xilinx的開(kāi)發(fā)環(huán)境ISE9.1i下進(jìn)行VHDL程序設(shè)計(jì)，經(jīng)過(guò)編譯和分析綜合，完全正確之后，利用專(zhuān)業(yè)軟件ModelSim XE III 6.2c進(jìn)行仿真，可以得到如圖5所示的實(shí)驗(yàn)波形。

圖5 分周比整體仿真實(shí)驗(yàn)波形

由圖5可以看出:兩相正交脈沖A和B經(jīng)過(guò)四倍頻后產(chǎn)生信號(hào)S和方向信號(hào)i;對(duì)S信號(hào)進(jìn)行分頻，即分頻，產(chǎn)生clkoutQ信號(hào);用clkoutQ信號(hào)的上升沿觸發(fā)內(nèi)部狀態(tài)機(jī)進(jìn)行狀態(tài)轉(zhuǎn)換，最終產(chǎn)生比較理想的兩相正交脈沖序列Div_A和Div_B，并且其占空比仍為50%，完全能夠滿(mǎn)足全數(shù)字交流伺服系統(tǒng)的性能要求。

5 結(jié) 語(yǔ)

本文利用FPGA實(shí)現(xiàn)了伺服系統(tǒng)中分?jǐn)?shù)分周比的功能，尤其是利用分周比的原理，通過(guò)編制VHDL程序，成功實(shí)現(xiàn)了兩相正交脈沖的1 024/360分頻，分頻后產(chǎn)生的兩相脈沖序列Div_A和Div_B完全正交，并且其占空比均為50%。在實(shí)際工作中，只要對(duì)程序進(jìn)行修改，完全可以實(shí)現(xiàn)正交脈沖任意比例的分周比，具有較高的實(shí)際意義。

［1］張士雄，皮佑國(guó).基于FPGA的伺服驅(qū)動(dòng)器分周比設(shè)計(jì)與實(shí)現(xiàn)［J］.現(xiàn)代電子技術(shù)，2009，32(13):121－123.

［2］李海春.FPGA/CPLD在交流伺服系統(tǒng)中的應(yīng)用［D］.武漢:華中科技大學(xué)，2008.

［3］蔣晶，蔣東方，高航.高可靠性增量式光電編碼器接口電路設(shè)計(jì)［J］.測(cè)控技術(shù)，2009(2):5－8.

［4］Galván E，Torralba A.ASIC implementation of a digital tachometer with high precision in a wide speed range［J］.IEEE Trans.Ind.Electron，1996，43(6):655－660.

［5］容文杰.一種基于EPROM的時(shí)序電路設(shè)計(jì)方法應(yīng)用［J］.石家莊鐵道學(xué)院學(xué)報(bào)，1998，11(4):39－44.

［6］胡超，方剛，王耀.增量式位移傳感器信號(hào)的計(jì)算機(jī)檢測(cè)［J］.計(jì)量學(xué)報(bào)，1997，18(04):50－54.