一種高速MaskROM的設(shè)計研究

徐 睿，冒國均

（中國電子科技集團公司第五十八研究所，江蘇 無錫 214035）

一種高速MaskROM的設(shè)計研究

徐 睿，冒國均

（中國電子科技集團公司第五十八研究所，江蘇 無錫 214035）

文章分析討論了掩模只讀存儲器的工作原理和結(jié)構(gòu)，并結(jié)合實際工作，詳細論述了一個高速的576k位MaskROM的設(shè)計與實現(xiàn)。針對字線負載大、速度慢的問題，從選擇合適的譯碼方案和減少字線上RC負載兩個方面，提高字線的響應(yīng)速度，從而使MaskROM的讀取時間有較大提高。該款MaskROM采用0.5μm CMOS工藝，電源電壓5V，讀取時間約為12ns，單位功耗約為1.06 mW/MHz。

掩模只讀存儲器；CMOS；譯碼；字線；速度

1 引言

只讀存儲器是各種計算機硬件存儲部件中的重要芯片，存人數(shù)據(jù)以后，不能用簡單的方法更改，即在工作時它的存儲內(nèi)容是固定不變的，并且其所存儲的信息在斷電后仍能保持，常用于存放固定不變的二進制數(shù)碼。只讀存儲器分為掩模只讀存儲器（MaskROM）、可編程只讀存儲器（PROM）和可擦除可編程只讀存儲器（EPROM）等幾大類。掩模只讀存儲器由于其高可靠性和低廉的成本，廣泛應(yīng)用于各個數(shù)字技術(shù)領(lǐng)域。

本文所述的MaskROM設(shè)計中，速度是最主要的優(yōu)化目標，同時兼顧功耗和面積的優(yōu)化。該ROM容量為576k位，可以通過CE、OE及三態(tài)驅(qū)動實現(xiàn)存儲，要求讀取時間在12ns以內(nèi)，采用基于0.5μm的高性能CMOS工藝，正向完成全部設(shè)計工作。

2 ROM基本結(jié)構(gòu)分析

2.1 存儲陣列結(jié)構(gòu)選擇

MaskROM主要由存儲陳列、參考電壓產(chǎn)生模塊、譯碼模塊和邏輯控制等模塊組成，功能框圖見圖1。在大容量MaskROM的設(shè)計中，存儲陣列占了絕大部分芯片面積，基本存儲單元的大小直接決定了MaskROM的成本。常見的存儲單元結(jié)構(gòu)主要有NAND和NOR兩種：NAND類型結(jié)構(gòu)的MOS管串行連接，由晶體管的增強或耗盡模式來確定存儲數(shù)據(jù)的值，尺寸較小，但較大的寄生電阻和寄生電容嚴重制約了速度；傳統(tǒng)的NOR類型結(jié)構(gòu)中的MOS管并行連接，由晶體管金屬到擴散區(qū)接觸孔的有無來確定存儲數(shù)據(jù)的值，存儲速度較快，但尺寸較大。

本文所述的MaskROM的單元陣列由字線、位線、上拉管、單元管組成。ROM單元采用NMOS管、NOR結(jié)構(gòu)。用NMOS管作單元的優(yōu)點在于不需要通過字線對位線直接充電，減小了字線負載。實際設(shè)計中，版圖上預(yù)留出所有MOS管單元的位置，通過是否將MOS管漏極接到位線上來控制是否有MOS管單元，通過軟件編程將指定的ROM碼點內(nèi)容轉(zhuǎn)成版圖上相應(yīng)的連接。

2.2 整體功能結(jié)構(gòu)設(shè)計

在存儲陣列中，字線和位線都是較長的金屬連線，具有較大的負載和延遲。對于大容量的存儲器，如果采用傳統(tǒng)的全局布線結(jié)構(gòu)，構(gòu)建單一的整塊存儲陣列結(jié)構(gòu)，必然導致非常大的數(shù)據(jù)讀取延時和連線負載，從而嚴重制約整個存儲器的讀取速度，所以必須對存儲陣列進行分體、分模塊處理。現(xiàn)將整個64k×9 bit陣列劃分為32×128×16×9 bit陣列，即32個容量為18k bit的子存儲體，每個子存儲體又包含128行×16列的9 bit存儲單元，整體結(jié)構(gòu)圖見圖2。子存儲體的選擇由高5位地址信號（Addl5～Addl1）來控制，而行、列選擇信號則由中7位的地址信號（Add10～Add4）與低4位的地址信號（Add3～Add0）譯碼產(chǎn)生。這樣的分體、分塊方式，可以有效提高存儲器的訪問效率并縮短尋址時間，同時縮短字線和位線的連線長度而減小延遲，從而提高ROM的整體運作速度。

3 譯碼部分的優(yōu)化設(shè)計

ROM的讀出時間主要由四部分組成，分別是輸入緩沖器延時、地址譯碼時間、位線充放電時間和輸出緩沖器延時。其中緩沖器延時主要由電路保護和驅(qū)動的要求決定；為使ROM面積盡量小，ROM單元總是取最小尺寸，所以位線充放電時間主要由位線負載決定；由于譯碼方案不同，而且字線較長、負載大，所以這部分的設(shè)計對整個ROM的速度影響較大。本文主要從選擇合適的譯碼方案和減少字線上的RC負載兩個方面來優(yōu)化設(shè)計，從而提高字線響應(yīng)速度。

3.1 地址探測

本設(shè)計采用靜態(tài)邏輯電路結(jié)構(gòu)，無外部時鐘控制，由地址碼的變動探測電路產(chǎn)生一定寬度的脈沖信號，作為選擇性預(yù)充電模塊的輸入信號、字線啟動的控制信號和靈敏放大器模塊的使能控制信號。脈沖信號的寬度須滿足所選中的存儲器陣列模塊預(yù)充電所需的足夠時間，同時在預(yù)充電結(jié)束后控制字線信號的啟動和靈敏放大器的使能，在降低動態(tài)功耗的前提下正確地完成存儲數(shù)據(jù)的讀取操作。地址探測模塊主要由延時單元和異或邏輯單元組成。

3.2 三級譯碼結(jié)構(gòu)

為減小字線位線延時、降低譯碼器功耗，譯碼器模塊采用三級譯碼結(jié)構(gòu)：塊選擇、字線選擇和位線選擇。對應(yīng)于前面提到的存儲陣列分體分塊處理，地址A15～A11譯出32根塊選擇線，A10～A4譯出128根字線，A3～A0譯出16根位線。譯碼模塊由CMOS靜態(tài)邏輯門實現(xiàn)，譯出的數(shù)據(jù)通過靈敏放大器后經(jīng)過驅(qū)動電路輸出，送到內(nèi)部數(shù)據(jù)總線。

最初的譯碼設(shè)計是32塊陣列的block線、word線和bit線整體譯碼，這樣在版圖布局中就出現(xiàn)幾十根長的互連線并列走線，對速度的影響很大。因此根據(jù)實際版圖布局對邏輯進行相應(yīng)調(diào)整，把32塊陣列分成四大組，每組八塊，四大組獨立譯碼，這樣大大減少了長的并列互連線的根數(shù)，同時也減少了布線面積。

3.3 減少字線負載

上述設(shè)計沒有考慮存在的寄生電阻、電容，而這些會對電路性能產(chǎn)生較大影響，特別是對ROM中的較長字線且負載重的?？紤]到電路對速度的要求，在ROM基本存儲單元設(shè)計中，兩個N管共漏，減小位電容，見圖3；版圖設(shè)計時在柵上覆蓋三鋁，減小電阻，見圖4。

3.4 總線輸出

大容量的MaskROM其存儲陣列規(guī)模大，而數(shù)據(jù)輸出位寬有限，則必須共用輸出。本設(shè)計運用基于三態(tài)門的數(shù)據(jù)輸出總線結(jié)構(gòu)，分為兩級：第一級數(shù)據(jù)總線為“16-9”（單個18k子存儲體中的16位線共選9位輸出），第二級數(shù)據(jù)總線為“32-1”（32個18k子存儲體選1個輸出），可有效減小輸出模塊的電路規(guī)模和輸出延時。

4 實現(xiàn)

根據(jù)預(yù)先確定的方案，首先是進行邏輯設(shè)計與仿真，消化已有的高速ROM、SRAM設(shè)計資料，關(guān)鍵模塊采用Hspice仿真，整體電路采用Hsim仿真；然后是進行內(nèi)核的版圖設(shè)計，由于對速度和精度都有很高要求，因此版圖嚴格按照電路圖器件要求設(shè)計，對模擬電路還重點考慮了鏡像源的對稱性和一致性；盡量減小互連線電容，整體布局時避免長的互連線和多根長的互連線并列走線，并在面積允許的情況下將其寬度盡量加寬，線間距盡量加大。內(nèi)核部分設(shè)計完成后，用Abstract抽取lef文件，在SE中進行整體的布局布線，調(diào)入高速PAD，完成整個電路的版圖設(shè)計；最后是版圖提取與驗證，整體電路用LPE提取SPICE網(wǎng)表，使用Hsim進行帶有電容參數(shù)的晶體管級后仿真，在Dracula環(huán)境下進行DRC、ERC和LVS檢查。整個MaskROM的版圖如圖5所示，面積為5.4 mm×5.7mm。

采用CSMC 0.5μm CMOS工藝實現(xiàn)并流片，在Teradyne J 750 測試系統(tǒng)上完成了芯片測試，測試結(jié)果表明，在地址變化頻率f= 20MHz、電源電壓VDD= 4.5V～5.5V、溫度-55℃≤TA≤ 125℃的條件下，芯片功能及電參數(shù)均正常，讀取時間約為12ns，單位功耗約為1.06 mW/MHz，達到了設(shè)計要求。

5 結(jié)束語

本文討論了掩模只讀存儲器中各個功能模塊電路的原理與設(shè)計，運用分體分塊結(jié)構(gòu)、三級譯碼、兩級輸出總線等技術(shù)，設(shè)計了一種32×18k bit的MaskROM，完成了“高速、低功耗”的設(shè)計目標。

［1］Rabaey Jan M, et al. 數(shù)字集成電路：設(shè)計透視（第二版）[M]. 北京：清華大學出版社，2004，3.

［2］Wei Cui. Design of Small Area and Low Power ConsumptionMask ROM[J]. ICICDT07 IEEE, 2007.

［3］郭敬松，等. 嵌入式系統(tǒng)中ROM的設(shè)計[J]. 微電子學與計算機，2003，1.

［4］張亞靈，等. 一種基于CMOS工藝的掩模ROM設(shè)計[J].西安郵電學院學報，2009，14（1）.

Research and Design of a High Speed Mask ROM

XU Rui, MAO Guo-jun
（China Electronic Technlogy Group Corporation No.58Research Institute, Wuxi214035,China）

This paper analyses the structure and principle of the MaskRom, and then expatiates the design of a 576k bits MaskRom. This design concentrates on the optimization of decoding part by the means of improving the decoding scheme and reducing wordline RC load, which resulting in advantages in timing, area and power.Applying 0.5μm CMOS process, the MaskRom’s unit dissipation is 1.06 mW/MHz, with 5V supply voltage and about 12ns access time（80MHz speed）.

maskROM; CMOS; decoding; wordline; speed

TN706

A

1681-1070（2011）02-0012-03

2010-11-26

徐 睿（1973-），女，山東膠南人，高級工程師，現(xiàn)在中國電子科技集團公司第五十八研究所從事集成電路設(shè)計工作；

冒國均（1980-），男，江蘇如皋人，工程師，現(xiàn)在中國電子科技集團公司第五十八研究所從事集成電路市場營銷工作。

微電子制造與可靠性