一種低壓低功耗襯底驅(qū)動(dòng)軌至軌運(yùn)算放大器設(shè)計(jì)*

郭寶增，張玉波

（河北大學(xué) 電子信息工程學(xué)院，河北 保定 071002）

一種低壓低功耗襯底驅(qū)動(dòng)軌至軌運(yùn)算放大器設(shè)計(jì)*

郭寶增，張玉波

（河北大學(xué) 電子信息工程學(xué)院，河北 保定 071002）

介紹了一種基于襯底驅(qū)動(dòng)技術(shù)的低電壓低功耗運(yùn)算放大器。輸入級(jí)采用襯底驅(qū)動(dòng)MOSFET，有效避開(kāi)閾值電壓限制；輸出采用改進(jìn)前饋式AB類(lèi)輸出級(jí)，確保了輸出級(jí)晶體管的電流能夠得到精確控制，使輸出擺幅達(dá)到軌至軌。整個(gè)電路采用PTM標(biāo)準(zhǔn)0.18 μm CMOS工藝參數(shù)進(jìn)行設(shè)計(jì)，用Hspice進(jìn)行仿真。模擬結(jié)果顯示，測(cè)得直流開(kāi)環(huán)增益為62.1 dB，單位增益帶寬為2.13 MHz，相位裕度52°，電路在0.8 V低電壓下正常運(yùn)行，電路平均功耗只有65.9 μW。

軌至軌；低電壓；低功耗；襯底驅(qū)動(dòng)

運(yùn)算放大器是模擬集成電路中用途最廣、最基本的部件，可以用來(lái)實(shí)現(xiàn)放大、濾波等功能，在電子系統(tǒng)中有著廣泛的應(yīng)用。隨著便攜式電子產(chǎn)品和超深亞微米集成電路技術(shù)的不斷發(fā)展，低電源電壓低功耗設(shè)計(jì)已成為現(xiàn)代CMOS運(yùn)算放大器的發(fā)展趨勢(shì)。降低功耗最直接有效的方法是降低電源電壓[1]。然而電源電壓的降低，使得運(yùn)算放大器的共模輸入范圍及輸出動(dòng)態(tài)范圍隨之也降低。同時(shí)，電路電源電壓的降低將受到MOSFET閾值電壓的限制。針對(duì)這一問(wèn)題，襯底驅(qū)動(dòng)軌至軌技術(shù)應(yīng)運(yùn)而生，不但有效地降低了MOSFET的閾值電壓，從而直接降低了電路的電源電壓，并且使共模輸入范圍能夠達(dá)到全擺幅。但是襯底驅(qū)動(dòng)MOSFET的輸入跨導(dǎo)小，輸入電容較大，從而限制了電路的最高工作頻率[2]。因此，襯底驅(qū)動(dòng)輸入級(jí)的引入，將不可避免地降低運(yùn)放的第一級(jí)增益。為此，本文采用改進(jìn)型前饋式AB類(lèi)輸出級(jí)以增加有效輸入級(jí)跨導(dǎo)[3]，從而避免了襯底驅(qū)動(dòng)技術(shù)的缺點(diǎn)，使電路具有低壓低功耗高增益的特點(diǎn)。

本文設(shè)計(jì)的電路，采用襯底驅(qū)動(dòng)技術(shù)，將電源電壓降至0.8 V，同時(shí)電路結(jié)合了恒定跨導(dǎo)控制電路和改進(jìn)型前饋式AB類(lèi)輸出級(jí)，能有效提高動(dòng)態(tài)范圍和響應(yīng)速度，使電路輸入級(jí)和輸出級(jí)均達(dá)到軌至軌，非常適合低壓低功耗模擬集成電路應(yīng)用。

1 電路實(shí)現(xiàn)

襯底軌至軌運(yùn)算放大器的實(shí)現(xiàn)如圖1所示。

1.1 放大器的輸入級(jí)

為使運(yùn)放的共模輸入在整個(gè)電源范圍內(nèi)變化時(shí)電路都能正常工作，采用NMOS和PMOS并聯(lián)的互補(bǔ)差分對(duì)結(jié)構(gòu)來(lái)實(shí)現(xiàn)輸入級(jí)的軌至軌。如圖1所示，輸入級(jí)M1～M4均采用襯底驅(qū)動(dòng)MOSFET。對(duì)于柵驅(qū)動(dòng)晶體管來(lái)說(shuō)，輸入級(jí)所需要的最小電源電壓為Vsupmin=Vgsp+Vgsn+2Vdsat=2Vth+4Vdsat，而襯底驅(qū)動(dòng)差分對(duì)所需最小電源電壓為 Vsupmin=Vsbp+Vbsn+2Vdsat≈Vth+2Vdsat，因此襯底驅(qū)動(dòng)輸入級(jí)所需的最小電源電壓要低于傳統(tǒng)差分結(jié)構(gòu)。同時(shí)由于襯底驅(qū)動(dòng)MOS管通常工作在耗盡區(qū)，其耗盡特性有利于實(shí)現(xiàn)低電源電壓下的軌至軌共模輸入范圍[4]。其中，Vgsp、Vgnp分別為 PMOS和 NMOS管的柵源電壓，Vdsat為 MOS管的漏源飽和電壓，Vsbp、Vbsn分別為PMOS管和 NMOS管的源襯電壓和襯源電壓，Vth為MOS管的開(kāi)啟電壓。

典型的軌至軌運(yùn)算放大器的總跨導(dǎo)在整個(gè)共模輸入變化范圍內(nèi)變化近一倍。跨導(dǎo)的變化帶來(lái)增益及單位增益帶寬的變化，也給運(yùn)算放大器的頻率補(bǔ)償帶來(lái)很大困難。為此，本文采用冗余差分對(duì)（M1a～M4a）及反折式共源共柵求和電路來(lái)控制輸入級(jí)跨導(dǎo)以保持恒定。冗余管及求和電路均采用襯底驅(qū)動(dòng)MOSFET，以滿(mǎn)足低工作電壓要求。增加冗余管后的輸入級(jí)有一個(gè)顯著的優(yōu)點(diǎn)，即為求和電路提供了恒定的輸出電流，從而有效地消除了輸入級(jí)跨導(dǎo)隨輸入電壓變化而對(duì)理想頻率補(bǔ)償產(chǎn)生的影響。求和電路采用襯底驅(qū)動(dòng)反折式共源共柵結(jié)構(gòu)以增加共模輸入范圍，提高電源抑制比（PSRR），同時(shí)增大電路的差動(dòng)增益，減小失調(diào)，實(shí)現(xiàn)低壓下的軌至軌特性。襯底驅(qū)動(dòng)MOSFET的主要缺點(diǎn)是輸入跨導(dǎo)小、輸入電容較大，導(dǎo)致MOSFET的特征頻率fT減小，從而限制了電路的最高工作頻率。因此，襯底驅(qū)動(dòng)輸入級(jí)的引入，將不可避免地降低運(yùn)放的第一級(jí)增益（-gmbr0）[5]。本文采用改進(jìn)型前饋式AB類(lèi)輸出級(jí)以增加有效輸入級(jí)跨導(dǎo)，避免襯底驅(qū)動(dòng)技術(shù)的缺點(diǎn)。

1.2 放大器的輸出級(jí)

在軌至軌運(yùn)算放大器的設(shè)計(jì)中，為了充分發(fā)揮軌至軌運(yùn)算放大器的特性，必須設(shè)計(jì)良好的輸出級(jí)。為了達(dá)到較高的轉(zhuǎn)換效率以及輸出全擺幅，軌至軌運(yùn)算放大器的輸出級(jí)通常采用前饋式AB類(lèi)輸出級(jí)[3]。

本設(shè)計(jì)采用折疊共柵共源作為有源負(fù)載，并將其與前饋式AB類(lèi)輸出級(jí)相結(jié)合，在提高電壓增益、增加電壓輸出動(dòng)態(tài)范圍的同時(shí)，保證了在整個(gè)共模輸入電壓范圍內(nèi)運(yùn)算放大器的總電壓增益。但是這種傳統(tǒng)結(jié)構(gòu)的缺點(diǎn)是，AB類(lèi)控制電路的偏置電流源和共源共柵負(fù)載成并列關(guān)系，從而降低了輸入級(jí)的輸出阻抗及增益。此外，電流源還會(huì)給運(yùn)算放大器引入較大的噪聲和失調(diào)。因此采取了如下措施：

（1）如圖 1 所示，M17、M18 為輸出晶體管，M15、M16、M17、M21 以及 M13、M14、M18、M22 分別構(gòu)成兩個(gè)線性回路，控制輸出晶體管電流。M7、M8、M9、M10均采用襯底驅(qū)動(dòng)MOSFET以滿(mǎn)足低電源電壓需要。M21、M22為浮動(dòng)的AB類(lèi)控制電路，被嵌入共源共柵求和電路，其偏置由共源共柵結(jié)構(gòu)提供，以減小傳統(tǒng)結(jié)構(gòu)中偏置電流源引入的噪聲和失調(diào)。

（2）前饋AB類(lèi)輸出級(jí)可以獲得較高的最大電流與靜態(tài)電流比，提高電源功耗的利用率。若將M17和M18的柵極分別偏置在接近VDD-Vth和VSS+Vth時(shí)，電壓的輸出動(dòng)態(tài)范圍可以達(dá)到 VSS+Vdsat～VDD-Vdsat。 這樣，M17和 M18的靜態(tài)電流很小，會(huì)降低輸出級(jí)的速度。因此，應(yīng)綜合考慮最大輸出電流、靜態(tài)功耗、頻響性能和電路面積之間的折衷。在此電路中，采用M21和M22作為固定輸出管柵極間電壓的電路，比采用電阻更節(jié)省電路面積，同時(shí)，具有降低該柵間電壓對(duì)工藝、電源的敏感性等優(yōu)點(diǎn)。

（3）在共源共柵結(jié)構(gòu)的另一條支路加入具有與AB類(lèi)控制電路相同結(jié)構(gòu)的浮動(dòng)電流源M19、M20，它通過(guò)共源共柵電流鏡可為AB類(lèi)控制電路提供穩(wěn)定的偏置，以減小共模輸入電壓變化對(duì)AB類(lèi)輸出級(jí)的影響。

本文設(shè)計(jì)的運(yùn)算放大器MOS管尺寸如表1所示。

表1 襯底驅(qū)動(dòng)軌至軌運(yùn)算放大器的MOS管尺寸

2 仿真結(jié)果

基于 PTM 0.18 μm CMOS工藝的 BSIM3模型，采用Hspice對(duì)襯底驅(qū)動(dòng)軌至軌運(yùn)放的特性進(jìn)行仿真。冗余差分輸入信號(hào)取0.4 V。圖2為輸入共模電壓范圍曲線，轉(zhuǎn)移曲線斜率約為1的線性部分即為輸入共模電壓范圍。從圖2可測(cè)出共模輸入電壓范圍為-0.36 V～0.39 V，達(dá)到了軌至軌輸入。

將該運(yùn)算放大器接成閉環(huán)形式，反向增益為10，測(cè)量其輸出電壓范圍，所得輸出電壓擺幅曲線如圖3所示。從圖中可以看到，輸出電壓擺幅約為-0.39 V～0.395 V時(shí)，基本達(dá)到軌至軌輸出。至此，運(yùn)算放大器已達(dá)到了軌至軌輸入和軌至軌輸出的設(shè)計(jì)要求。

圖4為運(yùn)算放大器的幅頻特性曲線。當(dāng)電源電壓取0.8 V時(shí)，得到直流開(kāi)環(huán)增益為62.1dB，單位增益帶寬2.14 MHz，相位裕度 52°，功耗為 65.9 μW。

在運(yùn)算放大器的兩個(gè)輸入端加相同的信號(hào)，做交流小信號(hào)分析，測(cè)出電路的共模電壓增益如圖5所示。在低頻下，電路的共模增益為-114 dB，結(jié)合前面交流小信號(hào)分析的結(jié)果，可得出電路的共模抑制比為176.1 dB。圖 6為電壓抑制比仿真曲線，低頻時(shí)，電壓抑制比約為-73.8 dB。

綜上仿真結(jié)果表明，該襯底驅(qū)動(dòng)運(yùn)算放大器具有良好的性能。雖然運(yùn)算放大器的頻率帶寬和線性度有所下降，但是卻能有效避開(kāi)閾值電壓的限制，將電源電壓降低到0.8 V，功耗為65.9 μW，同時(shí)實(shí)現(xiàn)了軌至軌的輸入／輸出電壓范圍。

在傳統(tǒng)的柵驅(qū)動(dòng)軌至軌運(yùn)算放大器信號(hào)通路中存在MOS管閾值電壓的影響，因此限制了其在超低電源電壓下的應(yīng)用。本文通過(guò)采用襯底驅(qū)動(dòng)互補(bǔ)差分對(duì)電路，有效降低了CMOS模擬集成電路對(duì)電源電壓的要求，通過(guò)改進(jìn)型前饋式AB類(lèi)輸出級(jí)來(lái)提高電壓的增益，實(shí)現(xiàn)了超低壓下運(yùn)算放大器信號(hào)放大，獲得了-0.36 V～0.39 V的共模輸入范圍和-0.39 V～0.395 V的輸出電壓范圍。仿真得到該運(yùn)算放大器具有良好的性能指標(biāo)，能夠有效地驅(qū)動(dòng)阻性負(fù)載，且結(jié)構(gòu)簡(jiǎn)單，適于低壓低功耗模擬集成電路應(yīng)用。

[1]肖明，吳玉廣，董大偉.基于準(zhǔn)浮柵的低功耗差分運(yùn)算放大器[J].微計(jì)算機(jī)信息，2007，23（2-2）：286-287.

[2]張海軍，朱樟明，楊銀堂，等.一種基于襯底驅(qū)動(dòng)技術(shù)的0.8V 高 性 能 CMOS OTA[J].電 子 器 件 ，2006，29（2）：344-347.

[3]鄧紅輝，尹勇生，高明倫.1.5 V低功耗CMOS恒跨導(dǎo)軌對(duì)軌運(yùn)算放大器[J].科技導(dǎo)報(bào)，2009，27（23）：57-61.

[4]LAYTON K D，COMER D T，COMER D J.Bulk-driven gain-enhanced fully-differential amplifier for VT+2Vdsat operation[J].Circuits and Systems，2008，18：77-80.

[5]楊銀堂，李婭妮，朱樟明.一種0.8 V襯底驅(qū)動(dòng)軌對(duì)軌運(yùn)算放大器設(shè)計(jì)[J].固體電子學(xué)研究與進(jìn)展，2009.29（3）：344-347.

Design of a low-voltage low-power bulk-driven rail-to-rail operational amplifier

Guo Baozeng，Zhang Yubo

（College of Eleclronic and Information Engineeing，Hebei University，Baoding 071002，China）

This paper introduced a low-voltage low-power amplifier based on the bulk-driven technique.Bulk-driven MOSFETs at the inputs avoid the limitation of threshold voltage efficiently.A feed-forward class AB output stage is used to ensure that the current of the output transistors is controlled precisely and the output swing reaches rail-to-rail.The circuit is designed by using predictive technology model 0.18 μm CMOS and simulated by Hspice software.The simulation results show that the DC gain is 62.1 dB，the unity gain bandwidth is 2.13 MHz，and the phase margin is 52°，the circuit operates normally in a low voltage of 0.8 V and the power consumption is only 65.9 μW.

rail-to-rail；low-voltage；low-power；bulk-driven

TN402

A

1674-7720（2011）03-0026-04

河北省教育廳科研基金資助項(xiàng)目（2009310）

2010-09-08）

郭寶增，男，1953年生，教授，主要研究方向：微電子學(xué)和自動(dòng)控制。

張玉波，男，1984年生，碩士，主要研究方向：模擬集成電路設(shè)計(jì)。