基于相角超前補(bǔ)償網(wǎng)絡(luò)的DC/DC變換器數(shù)?；旌涎a(bǔ)償方法

佟 強(qiáng)張東來徐殿國

(1. 哈爾濱工業(yè)大學(xué)深圳研究生院 深圳 518055 2. 哈爾濱工業(yè)大學(xué)電氣工程與自動(dòng)化學(xué)院 哈爾濱 150001)

基于相角超前補(bǔ)償網(wǎng)絡(luò)的DC/DC變換器數(shù)模混合補(bǔ)償方法

佟 強(qiáng)1張東來1徐殿國2

(1. 哈爾濱工業(yè)大學(xué)深圳研究生院 深圳 518055 2. 哈爾濱工業(yè)大學(xué)電氣工程與自動(dòng)化學(xué)院 哈爾濱 150001)

相對(duì)于模擬控制方式，數(shù)字控制 DC/DC變換器由于反饋回路中存在著固有的延遲效應(yīng)，動(dòng)態(tài)性能通常不如模擬控制的 DC/DC變換器。提出了一種數(shù)模混合的控制器補(bǔ)償方法，它基于相角超前校正網(wǎng)絡(luò)來提高系統(tǒng)的相角裕量，從而減小輸入電壓波動(dòng)或負(fù)載躍變時(shí)輸出電壓的波動(dòng)幅值。搭建了一個(gè)基于 FPGA平臺(tái)的數(shù)字控制同步 Buck變換器，將所提的方法與幾種傳統(tǒng)的電壓控制型數(shù)字控制補(bǔ)償方法進(jìn)行對(duì)比。實(shí)驗(yàn)表明數(shù)?；旌涎a(bǔ)償方法具有電路簡(jiǎn)單、動(dòng)態(tài)特性好的優(yōu)點(diǎn)，方便和現(xiàn)有的商用數(shù)字電源控制芯片結(jié)合以提高電源的動(dòng)態(tài)響應(yīng)能力。

數(shù)字控制 DC/DC變換器 小信號(hào)離散時(shí)間模型 高動(dòng)態(tài)響應(yīng) 數(shù)?；旌峡刂?相角超前補(bǔ)償

1 引言

數(shù)字控制DC/DC變換器多應(yīng)用于負(fù)載點(diǎn)電源，其動(dòng)態(tài)響應(yīng)能力是一項(xiàng)很重要的指標(biāo)[1-2]。尤其重要的是要確保負(fù)載變化時(shí)，輸出電壓的超調(diào)量較小，以保證通信和數(shù)據(jù)處理系統(tǒng)中的控制器從待機(jī)狀態(tài)到滿負(fù)荷工作狀態(tài)切換時(shí)能快速可靠地工作。

目前提高數(shù)字控制 DC/DC變換器動(dòng)態(tài)性能的方法有拓?fù)浣Y(jié)構(gòu)的改進(jìn)和數(shù)字控制器的改進(jìn)，其中數(shù)字控制器改進(jìn)方法概括起來可分為四種：第一種是在傳統(tǒng)數(shù)字控制器的基礎(chǔ)上利用數(shù)字控制的靈活性，調(diào)整控制參數(shù)或改變補(bǔ)償器形式，以使系統(tǒng)達(dá)到較高的帶寬[3-4]。此種方式容易實(shí)現(xiàn)，但受數(shù)字控制器結(jié)構(gòu)限制以及數(shù)字控制系統(tǒng)中的延遲效應(yīng)影響，對(duì)系統(tǒng)的動(dòng)態(tài)響應(yīng)能力提高程度有限。第二種控制方法是基于自適應(yīng)PID和模糊PID的原理[5-9]，對(duì)應(yīng)電源的不同工作狀態(tài)設(shè)計(jì)不同的PID參數(shù)。在電源實(shí)際工作的時(shí)候，控制器可以根據(jù)電源的工作情況自動(dòng)實(shí)現(xiàn)參數(shù)切換，使電源在整個(gè)工作范圍都能達(dá)到較好的動(dòng)態(tài)特性。此種方式的缺點(diǎn)是控制器的程序較復(fù)雜，控制參數(shù)較多，運(yùn)算量大。同時(shí)也仍然受到數(shù)字控制中延遲效應(yīng)的影響。第三種改進(jìn)方法是加入電流反饋構(gòu)成電壓-電流雙環(huán)控制[10]。當(dāng)輸入電壓或負(fù)載電流變化時(shí)，電流環(huán)路可以快速反應(yīng)，無需等到最終輸出電壓變化時(shí)才開始調(diào)節(jié)，因此動(dòng)態(tài)響應(yīng)能力明顯好于電壓反饋單環(huán)控制。然而增加電流反饋回路就要相應(yīng)地在電路中加入無感電流取樣電阻、高帶寬的電流檢測(cè)運(yùn)放和A/D轉(zhuǎn)換器，使得電源的成本大大提高。因此目前商用的小功率數(shù)字DC/DC變換器多以電壓?jiǎn)苇h(huán)控制為主。第四種改進(jìn)方法是在數(shù)字控制器中加入非線性控制，構(gòu)成混合模式控制器[11-16]。當(dāng)電源工作在動(dòng)態(tài)條件時(shí)，非線性控制器發(fā)揮作用，可顯著提高系統(tǒng)的動(dòng)態(tài)響應(yīng)能力。這些控制器有的在一定條件下會(huì)造成電源不穩(wěn)定[16]，有的需要高成本的電流放大器來測(cè)量輸出電容電流[15]?？偟膩碚f，這些混合控制補(bǔ)償器的復(fù)雜程度和成本都已經(jīng)遠(yuǎn)超過了傳統(tǒng)的PWM控制器，因此沒有在高頻小功率開關(guān)電源中廣泛應(yīng)用。

目前各主要電源芯片制造商都已推出專屬的數(shù)字電源控制芯片，這些電源芯片內(nèi)部的補(bǔ)償器類型都已固定，用戶只能根據(jù)需要對(duì)補(bǔ)償器參數(shù)進(jìn)行調(diào)整。本文基于相角超前校正原理提出了一種數(shù)?；旌峡刂葡嘟Y(jié)合的補(bǔ)償器設(shè)計(jì)方法，方便和現(xiàn)有的數(shù)字DC/DC控制芯片結(jié)合，通過加入模擬補(bǔ)償網(wǎng)絡(luò)提高了補(bǔ)償器的階數(shù)，使系統(tǒng)的動(dòng)態(tài)響應(yīng)能力得到提升。本文首先給出了數(shù)?；旌峡刂齐娫聪到y(tǒng)的整體結(jié)構(gòu)，描述了數(shù)?；旌涎a(bǔ)償器的設(shè)計(jì)思路和方法，以一個(gè) RC相角超前補(bǔ)償電路為例詳細(xì)論述了數(shù)?；旌峡刂破髦心M補(bǔ)償部分的設(shè)計(jì)方法和參數(shù)優(yōu)化方法。其次，通過仿真的方法對(duì)幾種常用的數(shù)字補(bǔ)償器[3,17-18]和本文提出的數(shù)?；旌涎a(bǔ)償器控制下電源系統(tǒng)的環(huán)路特性進(jìn)行對(duì)比分析。最后，通過一個(gè)基于 FPGA控制的數(shù)字 DC/DC變換器平臺(tái)對(duì)本文所提的方法以及本文所舉例的其他幾種數(shù)字補(bǔ)償方法進(jìn)行對(duì)比。

2 數(shù)?；旌涎a(bǔ)償器的設(shè)計(jì)方法

2.1 采用數(shù)?；旌涎a(bǔ)償器的電源整體結(jié)構(gòu)

提高系統(tǒng)動(dòng)態(tài)響應(yīng)速度最直接的辦法就是提高系統(tǒng)控制環(huán)路的穿越頻率。數(shù)字控制系統(tǒng)中受數(shù)字補(bǔ)償器結(jié)構(gòu)的限制，提高穿越頻率會(huì)降低系統(tǒng)的相角裕量，造成系統(tǒng)穩(wěn)定性下降甚至不穩(wěn)定。提高系統(tǒng)的相角裕量可以提高系統(tǒng)的穩(wěn)定性，減小負(fù)載切換時(shí)輸出電壓的波動(dòng)幅值，同時(shí)為進(jìn)一步提高系統(tǒng)的穿越頻率創(chuàng)造條件，使系統(tǒng)有更快的調(diào)整速度，是提高系統(tǒng)動(dòng)態(tài)響應(yīng)的最佳方法[19-20]。本文提出的數(shù)?；旌涎a(bǔ)償器的設(shè)計(jì)思路就是在那些補(bǔ)償器類型已經(jīng)固定的數(shù)字控制電源中加入模擬補(bǔ)償環(huán)節(jié)，提高補(bǔ)償器整體的階數(shù)，使電源的動(dòng)態(tài)響應(yīng)速度得到提高。

模擬電路校正網(wǎng)絡(luò)加在拓?fù)漭敵鲭妷号cA/D采樣環(huán)節(jié)之間，與變換器原來的數(shù)字補(bǔ)償網(wǎng)絡(luò)串聯(lián)在一起，形成了一個(gè)新的數(shù)?；旌涎a(bǔ)償網(wǎng)絡(luò)。加入相角超前校正網(wǎng)絡(luò)后的系統(tǒng)框圖如圖1所示。

圖1 數(shù)?；旌峡刂葡到y(tǒng)的控制框圖Fig.1 The analog-digital mixed compensation control loop block diagram

設(shè)計(jì)數(shù)?；旌涎a(bǔ)償器時(shí)，首先要設(shè)計(jì)數(shù)字補(bǔ)償部分，然后再設(shè)計(jì)模擬補(bǔ)償部分。其中數(shù)字補(bǔ)償部分要對(duì)被控系統(tǒng)進(jìn)行離散化處理，得到離散時(shí)間傳遞函數(shù)，然后在頻域范圍完成數(shù)字補(bǔ)償器的設(shè)計(jì)[21-25]。設(shè)計(jì)模擬補(bǔ)償部分的時(shí)候先將整個(gè)數(shù)字控制電源看作一個(gè)整體，其特性可以用連續(xù)時(shí)間函數(shù)來表示，然后根據(jù)實(shí)際需要在時(shí)域范圍完成模擬補(bǔ)償器的設(shè)計(jì)。它可以是由電阻電容構(gòu)成的無源補(bǔ)償網(wǎng)絡(luò)，也可以是由運(yùn)算放大器構(gòu)成的有源補(bǔ)償網(wǎng)絡(luò)，目的都是為了在數(shù)字控制的基礎(chǔ)上進(jìn)一步提高系統(tǒng)控制環(huán)路中穿越頻率附近的相角裕量。

2.2 模擬補(bǔ)償部分的設(shè)計(jì)與參數(shù)優(yōu)化

本文以一個(gè) RC相角超前校正電路為例說明此補(bǔ)償器的設(shè)計(jì)和優(yōu)化過程，電路如圖2所示。

此補(bǔ)償電路的傳遞函數(shù)為

式中

它是單零點(diǎn)單極點(diǎn)補(bǔ)償網(wǎng)絡(luò)，零點(diǎn)頻率fz=1/τ1，極點(diǎn)頻率 fp=1/τ2。因?yàn)棣?＜τ1，所以零點(diǎn)頻率低于極點(diǎn)頻率，因此它是一個(gè)相角超前校正網(wǎng)絡(luò)，對(duì)應(yīng)的博德圖如圖3所示。

圖3 相角超前校正網(wǎng)絡(luò)博德圖Fig.3 Bode plot of the phase lead compensation

從圖3可見，在所加的零點(diǎn)頻率之前，相角就已經(jīng)開始增加，在fz和fp之間相角達(dá)到最大。因此在略高于系統(tǒng)原穿越頻率處加入此相角超前網(wǎng)絡(luò)，既可以提高相角裕量，又保持增益曲線以?20dB/dec斜率穿越0dB。此補(bǔ)償網(wǎng)絡(luò)的相角與頻率關(guān)系為

若原系統(tǒng)的穿越頻率為 10kHz，后加入的零點(diǎn)和極點(diǎn)頻率設(shè)定為20kHz和40kHz，則加入此相角超前網(wǎng)絡(luò)后在10kHz處提升的相角為

通過式（2）可以定量地計(jì)算在一個(gè)固定的頻率點(diǎn)（例如穿越頻率）下，R3、C1取值與提升的相角之間的關(guān)系。設(shè)定R3的取值為0～1k?，C1的取值為0.1nF～1μF，在10kHz頻率下此超前校正網(wǎng)絡(luò)對(duì)相角的提升如圖4所示。

圖4 超前校正網(wǎng)絡(luò)參數(shù)與相角提升角度關(guān)系Fig.4 The relationship between the parameters of compensation circuit and the boosted angle

從圖4可以看出R3的取值對(duì)相角的提升幫助較大，電容C1的取值對(duì)相角的提升影響很小。在模擬控制方式中不可避免地存在著模擬器件參數(shù)漂移的問題，圖4也可以表示模擬補(bǔ)償網(wǎng)絡(luò)中電阻和電容發(fā)生器件參數(shù)漂移時(shí)，補(bǔ)償網(wǎng)絡(luò)特性的變化。若取R3=100?，C1=1nF，理論上在10kHz頻率處可以提升的相角度數(shù)為 40°。如果模擬補(bǔ)償器選擇此參數(shù)，則系統(tǒng)頻率與提升的相角的對(duì)應(yīng)關(guān)系如圖5所示。

圖5 補(bǔ)償器提升角度與頻率的對(duì)應(yīng)關(guān)系Fig.5 The relationship between boosted angle and frequency

從圖5可以看到此組參數(shù)在整個(gè)頻率范圍提升系統(tǒng)的相角裕量，尤其是在穿越頻率附近，相角提升度數(shù)達(dá)到最大，因此可確定這組參數(shù)為最優(yōu)參數(shù)。

根據(jù)式（1）此參數(shù)下模擬部分的傳遞函數(shù)為

此模擬補(bǔ)償網(wǎng)絡(luò)與數(shù)字補(bǔ)償器一起構(gòu)成數(shù)?；旌涎a(bǔ)償網(wǎng)絡(luò)。它的設(shè)計(jì)原則是，數(shù)字補(bǔ)償器首先對(duì)被控拓?fù)溥M(jìn)行補(bǔ)償，主要是抵消被控對(duì)象傳遞函數(shù)中存在的零點(diǎn)和極點(diǎn)。利用數(shù)字補(bǔ)償器的靈活性可以解決拓?fù)鋮?shù)漂移所帶來的零極點(diǎn)漂移問題。模擬補(bǔ)償網(wǎng)絡(luò)只是用來提升穿越頻率附近的相角裕量，并不要求較高的精確度。因此模擬器件的參數(shù)誤差或溫漂，對(duì)整體的控制效果有一定的影響。從圖4也可以看出電阻R3在60～200?范圍之內(nèi)變化均可以將相角提高 38°以上，而實(shí)際應(yīng)用中 R3的阻值漂移范圍也不會(huì)這么大。在數(shù)字電源的反饋回路加入模擬補(bǔ)償環(huán)節(jié)，構(gòu)成數(shù)?；旌涎a(bǔ)償器可以彌補(bǔ)單一補(bǔ)償器的不足，可顯著提高數(shù)字系統(tǒng)的性能。

3 數(shù)?；旌涎a(bǔ)償器與其他幾種常用數(shù)字補(bǔ)償器的仿真對(duì)比

在進(jìn)行數(shù)字補(bǔ)償器設(shè)計(jì)的時(shí)候首先要確定被控對(duì)象的離散時(shí)間傳遞函數(shù)。在考慮了采樣保持效應(yīng)和延遲效應(yīng)之后，如圖1中被控對(duì)象的離散時(shí)間傳遞函數(shù)為[22]

式中 GP(s)—變換器的連續(xù)時(shí)間小信號(hào)傳遞函數(shù)；

SH(s)—ADC與DPWM一起形成的采樣保

Hd(s)—延遲效應(yīng)傳遞函數(shù)

Ts—PWM信號(hào)的周期時(shí)間；

Td—數(shù)字控制中存在的總延遲時(shí)間。

圖6描述了 DPWM與輸出電壓變化量的對(duì)應(yīng)關(guān)系，可對(duì)數(shù)字控制中存在的延遲時(shí)間進(jìn)行解釋。t0時(shí)刻數(shù)字控制芯片的DPWM更新占空比，輸出電壓隨之逐漸增大，在t1時(shí)刻控制A/D采樣開始，t1要盡量避開拓?fù)溟_關(guān)開通或關(guān)斷的時(shí)刻，因?yàn)樵陂_關(guān)管開關(guān)時(shí)輸出電壓上有較大的開關(guān)噪聲，會(huì)使采樣的電壓受到干擾。經(jīng)過Tadc時(shí)間，在t2時(shí)刻A/D轉(zhuǎn)換完成并將采樣的電壓值送給補(bǔ)償器計(jì)算。又經(jīng)過Tc時(shí)間，補(bǔ)償器將計(jì)算所得的占空比送到DPWM模塊，并在下一個(gè)開關(guān)周期t3時(shí)刻更新占空比。從A/D采樣時(shí)刻開始一直到發(fā)出 DPWM信號(hào)所用的延遲為Td=Tadc+Tc。

圖6 數(shù)字控制DC/DC變換器采樣及DPWM時(shí)序關(guān)系圖Fig.6 DC/DC converter digital control loop sampling scheme

對(duì)于同步 Buck拓?fù)洌B續(xù)時(shí)間小信號(hào)傳遞函數(shù)為

本文以一個(gè)額定功率為 20W 的數(shù)字電源系統(tǒng)為例進(jìn)行研究。其最高輸入電壓 Vin=20V，輸出電壓Vo=5V，額定負(fù)載RL=1.25?，輸出濾波電感14μH，輸出濾波電容為200μF，等效串聯(lián)電阻RC=20m?，開關(guān)頻率為 300kHz。本系統(tǒng)中，A/D采樣時(shí)刻 t1設(shè)定在DPWM信號(hào)發(fā)出700ns之后開始，因此A/D轉(zhuǎn)換延遲、計(jì)算延遲總和為 Td=2600ns，在 Matlab中完成時(shí)域到頻域的轉(zhuǎn)換，采用零階保持（ZOH）方法，由式（1）可得此時(shí)的拓?fù)潆x散時(shí)間傳遞函數(shù)為

首先采用兩極點(diǎn)兩零點(diǎn)[17-18]補(bǔ)償器對(duì)被控對(duì)象進(jìn)行校正，它是目前大多數(shù)數(shù)字電源芯片采用的補(bǔ)償器形式，具有典型性。兩極點(diǎn)兩零點(diǎn)補(bǔ)償器在低頻段設(shè)置一個(gè)極點(diǎn)使系統(tǒng)在低頻段有?20dB的斜率，兩個(gè)零點(diǎn)用來補(bǔ)償 LC濾波器的二階極點(diǎn)，另外一個(gè)極點(diǎn)用來補(bǔ)償輸出電容的等效串聯(lián)電阻產(chǎn)生的高頻零點(diǎn)。兩極點(diǎn)兩零點(diǎn)補(bǔ)償器傳遞函數(shù) GC1(z)為

數(shù)?；旌涎a(bǔ)償器是在兩極點(diǎn)兩零點(diǎn)補(bǔ)償器GC1(z)的基礎(chǔ)上進(jìn)行設(shè)計(jì)的，對(duì)于校正后的系統(tǒng)，T1(z)首先轉(zhuǎn)化為連續(xù)時(shí)間函數(shù)T1(s)，然后再進(jìn)行補(bǔ)償器中模擬部分的設(shè)計(jì)。模擬補(bǔ)償器采用 2.2節(jié)中的結(jié)構(gòu)，取值仍然為R3=100?，C1=1nF，對(duì)應(yīng)的傳遞函數(shù)為式（3），校正后系統(tǒng)在連續(xù)時(shí)間內(nèi)的傳遞函數(shù)為T2(s)=T1(s)GFF(s)。

三極點(diǎn)三零點(diǎn)的數(shù)字補(bǔ)償器是在兩極點(diǎn)兩零點(diǎn)補(bǔ)償器的基礎(chǔ)上再加入一對(duì)零極點(diǎn)，這對(duì)零極點(diǎn)的位置可與模擬補(bǔ)償網(wǎng)絡(luò)中零極點(diǎn)的位置一致，以使兩者的傳遞函數(shù)盡量一致。此三極點(diǎn)三零點(diǎn)補(bǔ)償器傳遞函數(shù)GC3(z)為

圖7對(duì)這三種補(bǔ)償器校正后所得的系統(tǒng)開環(huán)博德圖進(jìn)行對(duì)比。在中頻段（4～30kHz），兩極點(diǎn)兩零點(diǎn)補(bǔ)償器下系統(tǒng)的相角裕量最低。數(shù)?；旌涎a(bǔ)償器和三極點(diǎn)三零點(diǎn)補(bǔ)償器下系統(tǒng)的相角裕量得到明顯的提高，兩者的補(bǔ)償效果基本一致。因此，在相同的穿越頻率下，它可以大大降低電源輸出電壓的波動(dòng)幅值。在滿足穩(wěn)定性要求的同時(shí)也可以盡量提高穿越頻率，使電源有較快的調(diào)整速度。表1對(duì)比了三種補(bǔ)償器下系統(tǒng)在相同頻率處的相角和增益值，可以看到數(shù)模混合補(bǔ)償器達(dá)到了三階補(bǔ)償器的補(bǔ)償效果。

圖7 三種補(bǔ)償器下系統(tǒng)博德圖的對(duì)比Fig.7 Comparison of Bode plots of systems with three different compensators

表1 三種補(bǔ)償器下系統(tǒng)的環(huán)路參數(shù)對(duì)比Tab.1 Comparison of the control loop features of systems with three different compensators

4 實(shí)驗(yàn)驗(yàn)證

本文采用ALTERA公司CycloneII系列型號(hào)為EP2C35的 FPGA實(shí)現(xiàn)了一款數(shù)字控制輸出功率為20W的DC/DC電源，指標(biāo)參數(shù)如第3節(jié)所述。A/D的采樣位數(shù)為10位，DPWM的精度為11位，避免了極限環(huán)振蕩的產(chǎn)生[26]。采用菊水（KIKUSUI）公司型號(hào)為 PLZ664WA的電子負(fù)載和 NF公司的FRA5097頻率特性分析儀。

圖8和圖9分別對(duì)兩極點(diǎn)兩零點(diǎn)補(bǔ)償器和數(shù)?；旌涎a(bǔ)償器下系統(tǒng)的實(shí)測(cè)增益和相角博德圖進(jìn)行對(duì)比，可以看出采用數(shù)?；旌峡刂破飨到y(tǒng)在穿越頻率附近的相角裕量得到較大提升，實(shí)測(cè)結(jié)果與仿真分析結(jié)果一致。

圖8 兩種補(bǔ)償器下系統(tǒng)實(shí)測(cè)增益的對(duì)比Fig.8 Comparison of gain of systems with two different compensators

圖9 兩種補(bǔ)償器下系統(tǒng)實(shí)測(cè)相角的對(duì)比Fig.9 Comparison of phase of systems with two different compensators

對(duì)于DC/DC變換器，輸入電壓切換或負(fù)載電流切換都可以反映電源的動(dòng)態(tài)響應(yīng)能力。本文首先選擇負(fù)載電流切換實(shí)驗(yàn)對(duì)這三種補(bǔ)償器下電源系統(tǒng)的動(dòng)態(tài)響應(yīng)能力進(jìn)行對(duì)比，控制電子負(fù)載的電流在0.4A和1.8A之間切換，切換斜率為2A/μs。輸出電壓波形如圖10～圖12所示。

表2給出了三種補(bǔ)償器的特性以及實(shí)驗(yàn)測(cè)試結(jié)果，通過對(duì)比可以看出數(shù)?；旌涎a(bǔ)償器的動(dòng)態(tài)特性與三極點(diǎn)三零點(diǎn)補(bǔ)償器的動(dòng)態(tài)性能接近，它的輸出電壓切換峰-峰值以及恢復(fù)時(shí)間都較小。

表2 三種補(bǔ)償器下系統(tǒng)負(fù)載切換實(shí)驗(yàn)對(duì)比Tab.2 Comparison of load transient response of the power supply with the three different compensators

然后選擇輸入電壓切換實(shí)驗(yàn)對(duì)這三種補(bǔ)償器下電源系統(tǒng)的動(dòng)態(tài)響應(yīng)能力進(jìn)行對(duì)比，設(shè)定輸入電壓在13V和20V之間切換，三種補(bǔ)償器下變換器的輸出電壓波形如圖13～圖15所示。

圖13 采用兩極點(diǎn)兩零點(diǎn)補(bǔ)償器時(shí)輸出電壓的響應(yīng)Fig.13 Output voltage response with the 2-pole 2-zero compensator

圖14 采用三極點(diǎn)三零點(diǎn)補(bǔ)償器時(shí)輸出電壓的響應(yīng)Fig.14 Output voltage response with the 3-pole 3-zero compensator

相同的輸入電壓切換條件下，采用三極點(diǎn)三零點(diǎn)補(bǔ)償器和數(shù)?；旌涎a(bǔ)償器控制，變換器輸出電壓的波動(dòng)幅值明顯小于兩極點(diǎn)兩零點(diǎn)補(bǔ)償器下輸出電壓的波動(dòng)幅值。這與負(fù)載電流切換時(shí)所得的結(jié)果一致。

圖15 采用數(shù)模混合補(bǔ)償器時(shí)輸出電壓的響應(yīng)Fig.15 Output voltage response with the analog-digital mixed compensator

數(shù)?；旌涎a(bǔ)償器可以利用數(shù)字控制的靈活性進(jìn)一步提高系統(tǒng)的穿越頻率，以得到更快的動(dòng)態(tài)響應(yīng)速度。保持模擬補(bǔ)償網(wǎng)絡(luò)參數(shù)不變，提高數(shù)字控制器中補(bǔ)償器的增益系數(shù)可以提高系統(tǒng)的穿越頻率。圖16是提高了穿越頻率后系統(tǒng)的實(shí)測(cè)博德圖，相同負(fù)載切換條件下的輸出電壓波形如圖17所示，可以看到輸出電壓的波動(dòng)峰-峰值進(jìn)一步減小，調(diào)整速度也得到提高，使系統(tǒng)達(dá)到最佳動(dòng)態(tài)性能。

圖16 采用提高了穿越頻率的數(shù)模混合補(bǔ)償器后系統(tǒng)實(shí)測(cè)博德圖Fig.16 Bode plot of the system adopted analog-digital mixed compensator with higher crossover frequency

5 結(jié)論

本文針對(duì)低壓大電流供電系統(tǒng)中對(duì)負(fù)載點(diǎn)電源動(dòng)態(tài)性能的需求，提出了一種基于相位超前校正原理的數(shù)?；旌涎a(bǔ)償器設(shè)計(jì)方法。它方便和現(xiàn)有的數(shù)字電源控制芯片結(jié)合以提高補(bǔ)償器的階數(shù)，可以顯著提高系統(tǒng)的相角裕量，使系統(tǒng)達(dá)到更好的動(dòng)態(tài)性能。模擬器件組成的相角超前網(wǎng)絡(luò)與數(shù)字控制器結(jié)合，根據(jù)系統(tǒng)性能需求可對(duì)每一部分進(jìn)行優(yōu)化設(shè)計(jì)，以使控制效果達(dá)到最佳。它既具有模擬控制結(jié)構(gòu)簡(jiǎn)單、調(diào)整速度快的優(yōu)點(diǎn)又具有數(shù)字控制設(shè)計(jì)靈活、參數(shù)可調(diào)的優(yōu)點(diǎn)。在一個(gè)基于FPGA平臺(tái)的數(shù)字電源上與其他幾種數(shù)字補(bǔ)償方式進(jìn)行對(duì)比驗(yàn)證，結(jié)果表明數(shù)?；旌涎a(bǔ)償器可以使電源系統(tǒng)達(dá)到最優(yōu)的動(dòng)態(tài)性能。

圖17 提高穿越頻率后系統(tǒng)的負(fù)載切換響應(yīng)Fig.17 Load transient response of the system adopted analog-digital mixed compensator with higher crossover frequency

[1] Rozman A, Fellhoelter K. Circuit considerations for fast, sensitive, low-voltage loads in a distributed power system[C]. IEEE APEC, 1995, 5: 33-42.

[2] Zhang M, Jovanovic M, Lee F C. Design considerations for low-voltage on-board DC/DC modules for next generations of data processing circuits[J]. IEEE Transactions on Power Electronics, 1996, 11: 328-337.

[3] Takayama T, Maksimovic D. Digitally controlled 10MHz monolithic Buck converter[C]. IEEE COMPEL, 2006: 154-158.

[4] Kurokawa F, Mizoguchi T. A smart control approach for digitally controlled multiple-output DC-DC converter[C]. IEEE PEDS, 2009: 405-410.

[5] Miao B, Zane R, Maksimovic D. System identifycation of power converters with digital control through cross-correlation methods[J]. IEEE Transactions on Power Electronics, 2005, 20(5): 1093-1099.

[6] Zhao Z Y, Prodic A, Mattavelli P. Self programmable PID compensator for digitally controlled SMPS[C]. IEEE COMPEL, 2006: 112-116.

[7] Stefanutti W, Mattavelli P, Saggini S, et al. Autotuning of digitally controlled DC-DC converters based on relay feedback[J]. IEEE Transactions on PowerElectronics, 2007, 22(1): 199-207.

[8] Mattavelli P, Rossetto L, Spiazzi G, et al. General purpose fuzzy controller for DC-DC converters[J]. IEEE Transactions on Power Electronics, 1997, 12(1): 79-86.

[9] Guo L P, Hung J Y, Nelms R M. Evaluation of DSP-based PID and fuzzy controllers for DC-DC converters[J]. IEEE Transactions on Industrial Electronics, 2009, 56(6): 2237-2248.

[10] Peng H, Maksimovic D. Digital current-mode controller for DC-DC converters[C]. IEEE APEC, 2005: 899-905.

[11] Zhao Z Y, Prodic A. Continuous-time digital controller for high-frequency DC-DC converters[J]. IEEE Transactions on Power Electronics, 2008, 23(2): 882-886.

[12] Hu H, Yousefzadeh V, Maksimovic D. Nonlinear control for improved dynamic response of digitally controlled DC-DC converters[C]. IEEE PESC, 2006: 1-7.

[13] Barrado A, Lazaro A, Pelite J, et al. Linear-non-linear control(LnLc) for DC/DC buck converters: stability and transient response analysis[C]. IEEE APEC, 2004, 2: 1329-1335.

[14] Soto A, Alou A P, Cobos J A. Nonlinear digital control breaks bandwidth limitations[C]. IEEE APEC, 2006: 42-47.

[15] Feng G, Meyer E, Liu Y F. Novel digital controller improves dynamic response and simplifies design process of voltage regulator module[C]. IEEE APEC, 2007: 1447-1453.

[16] Banerjee S, Verghese G C. Nonlinear phenomena in power electronics: attractors, bifurcation, chaos, and nonlinear control[M]. New Jersey: Wiley-IEEE Press, 2001.

[17] Lukic Z, Wang K, Prodic A. High-frequency digital controller for DC-DC converters based on multi-bit∑-Δ pulse-width modulation[C]. IEEE APEC, 2005: 35-40.

[18] Patella B J, Prodic A, Zirger A, et al. High-frequency digital PWM controller IC for DC-DC converters[J]. IEEE Transactions on Power Electronics, 2003, 18(1): 438-446.

[19] Marty Brown. 開關(guān)電源設(shè)計(jì)指南[M]. 徐德鴻, 等譯. 北京: 機(jī)械工業(yè)出版社, 2004.

[20] Gene F Franklin, David Powell J, Abbas Emami Naeini. Feedback control of dynamic systems[M]. New Jersey: Prentice Hall, 2006.

[21] Franklin G F, Powell J D. Digital control of dynamic systems[M]. Boston, MA: Addision-Wesley Publishing Company, 1998.

[22] Van de Sype D M, Gusseme K D, Van den Bossche A P, et al. Small-signal z-domain analysis of digitally controlled converters[C]. IEEE PESC, 2004: 4299-4305.

[23] Prodic A, Maksimovic D, Erickson R W. Design and implementation of a digital PWM controller for a high-frequency switching dc-dc power converter[C]. IEEE IECON, 2001: 893-898.

[24] 姚雨迎, 張東來, 徐殿國. 級(jí)聯(lián)式DC/DC變換器輸出阻抗的優(yōu)化設(shè)計(jì)與穩(wěn)定性[J]. 電工技術(shù)學(xué)報(bào), 2009, 24(3): 147-152. Yao Yuying, Zhang Donglai, Xu Dianguo. Output impedance optimization and stability for cascade DC/DC converter[J]. Transactions of China Electrotechnical Society, 2009, 24(3): 147-152.

[25] Maksimovic D, Zane R. Small-signal discrete-time modeling of digitally controlled dc-dc converters[J]. IEEE Transactions on Power Electronics, 2007, 22(6): 2552-2556.

[26] Peterchev A, Sanders S. Quantization resolution and limit cycling in digitally controlled PWM converters[J]. IEEE Transactions on Power Electronics, 2003, 18(1): 301-308.

Analog-Digital Mixed Compensator of DC/DC Converter Based on Phase Lead Compensation

Tong Qiang1Zhang Donglai1Xu Dianguo2
(1. Harbin Institute of Technology Shenzhen Graduate School Shenzhen 518055 China 2. Harbin Institute of Technology Harbin 150001 China)

The dynamic performance of digital controlled DC/DC converter is not as good as analog controller since there exits intrinsic delay in digital control loop. An analog-digital mixed compensation method to improve the dynamic performance of DC/DC converter is presented in this paper. It is based on phase lead compensation to boost the phase margin. So the peak to peak output voltage deviation due to changes of load current or line voltage can be decreased. A digital controlled synchronous Buck converter prototype was built. Performance of the converter with different voltage-mode compensators were tested and compared. It is demonstrated that the analog-digital mixed compensator has merits of simplicity and good dynamic performance. It can be applied with the commercial digital controller chip to further improve the dynamic performance of DC/DC converters.

Digital controlled DC/DC converters, small-signal discrete-time model, high dynamic performance, analog-digital mixed compensation, phase lead compensation

TM46

佟 強(qiáng) 男，1982年生，博士研究生，研究方向?yàn)殚_關(guān)變換器的模擬和數(shù)字控制技術(shù)，分布式電源系統(tǒng)。

2009-12-20 改稿日期 2010-06-15

張東來 男，1973年生，教授，博士生導(dǎo)師，研究方向?yàn)殡娏﹄娮优c電力傳動(dòng)、無損檢測(cè)和數(shù)字信號(hào)處理等。