一種遠(yuǎn)程配置FPGA的設(shè)計方法

張學(xué)森 李宏 中國電子科技集團(tuán)公司第38研究所 230031

一種遠(yuǎn)程配置FPGA的設(shè)計方法

張學(xué)森 李宏 中國電子科技集團(tuán)公司第38研究所 230031

遠(yuǎn)程配置FPGA是通過對FPGA配置芯片的讀寫實現(xiàn)對FPGA設(shè)計的更新。本文主要介紹了一種基于片上可編程系統(tǒng)（SOPC）技術(shù)，通過以太網(wǎng)實現(xiàn)對現(xiàn)場可編程邏輯器件進(jìn)行遠(yuǎn)程更新配置文件的設(shè)計方法。

FPGA；片上可編程系統(tǒng)；遠(yuǎn)程配置

FPGA; system on a programmable chip(SOPC);remote configuration

1、引言

隨著FPGA廣泛的應(yīng)用于很多領(lǐng)域，在有些領(lǐng)域要求系統(tǒng)具有遠(yuǎn)程更新設(shè)計的功能，而對FPGA設(shè)計的升級必須更新FPGA的配置文件才能完成，目前很多方案都是基于CPU+CPLD+FLASH方案，其原理是通過CPU獲得遠(yuǎn)程加載數(shù)據(jù)寫入FLASH存儲器，CPLD電路從FLASH讀取配置數(shù)據(jù)產(chǎn)生相應(yīng)的時序?qū)PGA進(jìn)行配置。本文主要介紹在Altera公司的FPGA里運用SOPC設(shè)計手段，嵌入Nios II軟核處理器技術(shù)，通過對FPGA配置芯片EPCS器件的讀寫實現(xiàn)對FPGA設(shè)計的更新。

2、SOPC技術(shù)及FPGA常用配置方法簡介

SOPC（System on a Programmable Chip：片上可編程系統(tǒng)）是Altera公司提出來的一種靈活、高效的片上系統(tǒng)（S O C）解決方案,它將處理器、存儲器、I/O口等系統(tǒng)設(shè)計需要的功能模塊集成到一個可編程器件上，構(gòu)建成一個可編程的片上系統(tǒng)，根據(jù)系統(tǒng)實際需求可裁減、可擴充、可升級，并具備軟硬件編程的功能。Nios II 是Altera 公司為SOPC設(shè)計提供的軟核處理器，它具有32位處理器的基本結(jié)構(gòu)單元—32位指令大小，32 位數(shù)據(jù)和地址總線，32 位通用寄存器和32個外部中斷源，其處理速度可達(dá)到200DMIPS，Nios II 軟核發(fā)展至今主要以下幾大特點：1）在一片F(xiàn)PGA器件里可配置多個軟核處理器；2）支持操作系統(tǒng)的移植；3）支持硬件加速；4）支持用戶接口的開發(fā)。

FPGA的配置器芯片常用的有兩大類：一類配置芯片是主動的，其代表是EPC16系列， 這類器件可以主動產(chǎn)生F P G A配置時需要的時序，把其內(nèi)部FLASH存儲的文件加載到FPGA；另一類是配置芯片是被動的，其代表是EPCS系列，F(xiàn)PGA需要主動產(chǎn)生相應(yīng)的時序去讀寫這類芯片內(nèi)的FLASH。本文介紹配置系統(tǒng)中選用的EPCS系列的EPCS64，其配置連接關(guān)系如圖1， EPCS64是串行被動配置芯片，內(nèi)部有64Mbits數(shù)據(jù)存儲空間。配置系統(tǒng)的讀寫時序關(guān)序如圖2。

圖1 串行配置芯片與FPGA接法

圖2 EPCS讀寫時序圖

圖3 遠(yuǎn)程配置相關(guān)的硬件結(jié)構(gòu)

3、遠(yuǎn)程配置的硬件架構(gòu)

在某系統(tǒng)中，其遠(yuǎn)程加載功能部分涉及到的硬件結(jié)構(gòu)如圖3，圖3中FPGA選用的是EP2S30系列，其內(nèi)部大部分邏輯是用來完成用戶任務(wù)，另外一部分是Nios II處理器及其相關(guān)外圍接口電路控制；以太網(wǎng)接口芯片選用了SMSC 公司推出的LAN91C111 芯片,該芯片內(nèi)部集成了以太網(wǎng)介質(zhì)訪問(MAC) 及物理層收發(fā)器(PHY) ,支持10M/100M 全雙工傳輸模式、自動協(xié)商等功能；EPCS64芯片用來存儲FPGA配置文件、Nios II運行程序以及用戶數(shù)據(jù)；SRAM是Nios II 程序運行的空間；FPGA內(nèi)部的雙口RAM是用戶任務(wù)邏輯與Nios II 之間交換數(shù)據(jù)的空間。軟核處理器Nios II配置的相關(guān)資源如圖4。整個系統(tǒng)配置啟動過程如下：FPGA上電啟動時，主動從EPCS器件里讀取其自身加載文件，讀寫完畢后，F(xiàn)PGA開始正常工作，F(xiàn)PGA內(nèi)嵌入的Nios II 處理器的EPCS controller從EPCS相應(yīng)存儲空間里搬移程序運行文件至Nioss II程序運行空間SRAM，搬移完后，Nios II開始正常工作。

圖4 配置軟核處理器資源

4、遠(yuǎn)程配置的軟件設(shè)計

在某系統(tǒng)中，Nios II處理器里嵌入了uC/os II操作系統(tǒng)，嵌入式操作系統(tǒng)uC/os II是基于任務(wù)優(yōu)先級的多任務(wù)的微內(nèi)核RTOS，其源代碼公開，可移植性好，可裁減。Altera公司已在其Nios II開發(fā)環(huán)境里嵌入了uC/os II操作系統(tǒng)，設(shè)計者僅根據(jù)需要去選擇。所以該系統(tǒng)中Nios II需處理的任務(wù)都是在uC/os II操作系統(tǒng)架構(gòu)下完成的，本節(jié)僅介紹遠(yuǎn)程配置任務(wù)的軟件設(shè)計。

對于NiosII處理器來說完成對FPGA配置的任務(wù)主要需要解決兩個問題：一個是獲得遠(yuǎn)程配置更新的數(shù)據(jù)，一個是將配置數(shù)據(jù)寫入配置芯片。在此我們利用網(wǎng)絡(luò)技術(shù)獲取遠(yuǎn)程配置數(shù)據(jù)，在uC/os II操作系統(tǒng)采用輕量級網(wǎng)絡(luò)協(xié)議LWIP(Light weight IP，LWIP), LWIP是一種專門針對嵌入式系統(tǒng)應(yīng)用而設(shè)計的網(wǎng)絡(luò)通信協(xié)議,由于LWIP 實現(xiàn)的關(guān)鍵在于削減代碼大小和內(nèi)存消耗,在網(wǎng)絡(luò)協(xié)議棧初始化后,使用標(biāo)準(zhǔn)套接字API 創(chuàng)建新任務(wù)訪問網(wǎng)絡(luò)協(xié)議棧就可以實現(xiàn)網(wǎng)絡(luò)通信了。對于配置芯片讀寫是通過EPCS_contrller接口去控制的，該接口根據(jù)Nios II處理器發(fā)出的指令，產(chǎn)生類似圖2所表述的時序。其軟件具體流程如圖5。

5、結(jié)論

本文論述了遠(yuǎn)程配置FPGA的設(shè)計方法，該設(shè)計方法基于SOPC 和嵌入式系統(tǒng)技術(shù),實現(xiàn)了遠(yuǎn)程更新FPGA的配置文件及Nios II的運行軟件，完善了SOPC設(shè)計。整個系統(tǒng)僅集中在一片F(xiàn)PGA里完成，系統(tǒng)安全可靠,應(yīng)前景廣闊。

圖5 遠(yuǎn)程配置軟件設(shè)流程

[1] Altera Company. Nios II Processor Reference Handbook [ Z] .2009

[2] Altera Company. Nios II Software Developer’s Handbook

[3] JEAN J.LABROSSE，邵貝貝譯. uC/OS-II 源碼公開的實時嵌入式操作系統(tǒng)[M].北京，中國電力出版社

A Design Method for FPGA Remote Configuration

Zhang Xuesen Li Hong38th Research Institute of China Electronic Technology Corporation, Hefei230031,China

Update the design of FPGA depend on reading &writing the configurable chip, that is FPGA remote configuration. A design method for FPGA remote updating and configurating files on Ethernet base on system on a programmable chip(SOPC) in the article.

10.3969/j.issn.1001-8972.2010.14.048

張學(xué)森 男，1979年，工程師，研究方向：雷達(dá)信號處理，陣列信號處理；

李宏 男，1979年，工程師，研究方向：雷達(dá)信號處理，陣列信號處理。