一種實(shí)時(shí)操作系統(tǒng)硬件加速設(shè)計(jì)*

沈國(guó)新，張德學(xué)，王桂海，焦?jié)h明

（山東科技大學(xué) 信息科學(xué)與工程學(xué)院，山東 青島 266510）

隨著科技的進(jìn)步，嵌入式系統(tǒng)的功能逐漸由簡(jiǎn)單向復(fù)雜發(fā)展，開發(fā)難度也隨之提高。嵌入式操作系統(tǒng)的使用，屏蔽了部分硬件信息，提供給開發(fā)者統(tǒng)一的平臺(tái)，降低了開發(fā)難度，提高了代碼的重復(fù)利用率。在一些特殊的領(lǐng)域(醫(yī)療、汽車、航空航天)，對(duì)嵌入式系統(tǒng)的實(shí)時(shí)性要求非常高。在這些場(chǎng)合，任務(wù)必須在給定的時(shí)間內(nèi)響應(yīng)并正確完成。而實(shí)時(shí)操作系統(tǒng)RTOS(Real Time Operation System)本身的運(yùn)行，必然會(huì)引起性能的下降，在任務(wù)數(shù)量增加時(shí)，這種下降更加明顯。例如，使用μC/OSII實(shí)時(shí)操作系統(tǒng)在PowerPC處理器上運(yùn)行，在TimeTick(時(shí)鐘節(jié)拍)周期為 10 μs、運(yùn)行 64個(gè)任務(wù)的情況下，TimeTick中斷函數(shù)占用的CPU時(shí)間已達(dá)到42%[1]。

目前,RTOS軟件層面的研究已經(jīng)很成熟,可有效提高RTOS性能的方法有以下幾種：

(1)提高處理器的運(yùn)行頻率[2]。這對(duì)功耗相當(dāng)敏感的嵌入式系統(tǒng)并不是好方法。同時(shí)高頻時(shí)鐘所引起的電磁干擾對(duì)電路板布線的要求也更高；

(2)設(shè)計(jì)專用于RTOS系統(tǒng)服務(wù)的硬件。硬件對(duì)相同的操作可并行處理。如果設(shè)計(jì)一種硬件，在任務(wù)數(shù)量或TimeTick頻率增加的情況下，系統(tǒng)也能在固定的時(shí)鐘周期內(nèi)完成所有任務(wù)域的更新，從而降低RTOS運(yùn)行所占的CPU時(shí)間。

本文設(shè)計(jì)了實(shí)時(shí)系統(tǒng)加速RTA(Real-Time Acceleration)模塊，對(duì)任務(wù)調(diào)度和系統(tǒng)時(shí)間管理進(jìn)行硬件化，降低了任務(wù)中斷時(shí)間，并對(duì)最終的測(cè)量數(shù)據(jù)進(jìn)行對(duì)比，得出結(jié)論。

1 RTA的硬件設(shè)計(jì)

本文的硬件平臺(tái)使用OR1200[3]CPU,它是一款由Open Cores網(wǎng)站維護(hù)的開放源代碼CPU,內(nèi)部結(jié)構(gòu)可見可修改,且沒有版權(quán)問題。RTA模塊作為從設(shè)備連接到Wishbone總線[4]上。在RTA模塊中，由硬件實(shí)現(xiàn)任務(wù)管理和時(shí)間管理。RTA中的寄存器全部映射到內(nèi)存空間上，軟件通過對(duì)寄存器的訪問來控制RTA模塊的運(yùn)行。

該專用硬件可分成如下兩部分：

(1)任務(wù)管理和時(shí)間管理部分。RTA模塊支持64個(gè)任務(wù)，使用基于優(yōu)先級(jí)的調(diào)度策略，每個(gè)任務(wù)有唯一的優(yōu)先級(jí)。RTA只在需要任務(wù)切換時(shí)才中斷CPU。時(shí)間延時(shí)的最小單位是 TimeTick(時(shí)鐘節(jié)拍)，最長(zhǎng)時(shí)間延時(shí)可達(dá)65 535個(gè)TimeTick；

(2)用于產(chǎn)生 TimeTick信號(hào)的 Timer(計(jì)時(shí)器)。RTA必須有獨(dú)立的Timer為其產(chǎn)生TimeTick信號(hào)。在本文中，利用OR1200自帶的Timer完成此工作。

本文使用的系統(tǒng)是在μC/OS-II實(shí)時(shí)操作系統(tǒng)基礎(chǔ)上改進(jìn)實(shí)現(xiàn)的。該RTOS由Micrium網(wǎng)站維護(hù)，已經(jīng)應(yīng)用于商業(yè)產(chǎn)品[5]。整個(gè)軟硬件的實(shí)現(xiàn)在FPGA開發(fā)板DE2-70上完成，系統(tǒng)時(shí)鐘頻率為25 MHz。

1.1 任務(wù)管理和時(shí)間管理

任務(wù)管理和時(shí)間管理的設(shè)計(jì)框圖如圖1所示。

每 個(gè) 任 務(wù) 都 有 4 個(gè) 域 ：TaskValid、OSTCBStat、OSTCBDly和OSTCBStatPend。每個(gè)任務(wù)都有一個(gè)任務(wù)就緒標(biāo)志TaskReady，RTA通過PrioBitmapToBinary模塊找到最高的優(yōu)先級(jí)并送給HighestPrio。在CPU響應(yīng)外部中斷或者給調(diào)度器上鎖時(shí),可以通過OSIntNesting和OSLock-Nesting寄存器關(guān)閉RTA的中斷。

μC/OS-II實(shí)時(shí)系統(tǒng)內(nèi)核中,任務(wù)調(diào)度基于TimeTick完成，由于程序只能順序執(zhí)行,任務(wù)的timedly域更新也是順序執(zhí)行的，從而使得調(diào)度函數(shù)的執(zhí)行時(shí)間與運(yùn)行的任務(wù)數(shù)量有關(guān)。在RTA模塊中，基于TimeTick的調(diào)度機(jī)制并沒有改變，只是原型中順序執(zhí)行的timedly更新，在硬件中可以同時(shí)執(zhí)行。在使用RTA模塊的系統(tǒng)中，移去了軟件中的用于任務(wù)調(diào)度的數(shù)據(jù)結(jié)構(gòu)，相應(yīng)地在硬件中予以實(shí)現(xiàn)。

當(dāng)有更高優(yōu)先級(jí)的任務(wù)進(jìn)入就緒態(tài)時(shí)，就會(huì)產(chǎn)生RTA中斷。硬件實(shí)現(xiàn)上，當(dāng)進(jìn)入就緒態(tài)的上個(gè)時(shí)鐘周期的最高優(yōu)先級(jí)和本時(shí)刻的最高優(yōu)先級(jí)不同時(shí)，便產(chǎn)生中斷信號(hào)。在μC/OS-II中，每個(gè)TimeTick時(shí)刻都會(huì)發(fā)生中斷，這就需要更頻繁地保存CPU寄存器，相比本文提出的方法，浪費(fèi)了更多的CPU時(shí)間。

1.2 TimeTick信號(hào)的產(chǎn)生

RTA的運(yùn)行需要一個(gè)可配置的Timer來為其產(chǎn)生TimeTick信號(hào)。在本文中，通過對(duì)OR1200進(jìn)行改造，利用其內(nèi)部的Timer產(chǎn)生中斷信號(hào)作為RTA任務(wù)調(diào)度的標(biāo)準(zhǔn)時(shí)鐘節(jié)拍，而將RTA的中斷信號(hào)連接到原來Timer在CPU的接口處。這樣，CPU通過Wishbone總線可對(duì)Timer進(jìn)行讀寫，且RTA產(chǎn)生的中斷不會(huì)占用可編程中斷控制器 PIC（Programmable Interrupt Controller）。 改造后的框圖如圖2所示。

圖2 改造后的 Timer、RTA、OR1200連接圖

1.3 軟件實(shí)現(xiàn)

因?yàn)槿蝿?wù)數(shù)據(jù)結(jié)構(gòu)的改變，源碼中所有涉及到任務(wù)數(shù)據(jù)結(jié)構(gòu)的函數(shù)都要進(jìn)行修改。由于任務(wù)調(diào)度和時(shí)間處理由RTA模塊執(zhí)行，原先執(zhí)行TimeTick的中斷函數(shù)要作相應(yīng)修改，在中斷時(shí)，只需讀取 RTA中 HighestPrio寄存器，然后做上下文切換，運(yùn)行該優(yōu)先級(jí)的任務(wù)即可。

2 實(shí)驗(yàn)結(jié)果

本實(shí)驗(yàn)使用的CPU為OR1200，CPU和所有的外設(shè)都通過Wishbone總線連接，系統(tǒng)時(shí)鐘為25 MHz。在Altera的Cyclone II FPGA平臺(tái)上,使用Quartus 8.1工具對(duì)RTA進(jìn)行布局布線,其共占用4 197個(gè)邏輯單元LE(Logic Element）。

任務(wù)響應(yīng)時(shí)間是RTOS性能的一個(gè)重要指標(biāo)，其定義為：從任務(wù)中斷產(chǎn)生的時(shí)刻起，到恢復(fù)任務(wù)執(zhí)行之間的時(shí)間。試驗(yàn)中，利用自定義的Timer作為測(cè)量標(biāo)尺，在2個(gè)測(cè)試點(diǎn)各讀取一次，相減后的數(shù)值再乘以此Timer的周期，便得到該段測(cè)試時(shí)間。圖3是有硬件加速和無硬件加速的任務(wù)響應(yīng)時(shí)間的測(cè)試結(jié)果，單位是系統(tǒng)時(shí)鐘周期。

從圖中3可以看出，在無硬件支持的RTOS中，隨著任務(wù)數(shù)的增加，任務(wù)響應(yīng)時(shí)間也隨之呈線性增加。其原因是，程序順序執(zhí)行，在無硬件加速的情況下，RTOS內(nèi)核在每個(gè)TimeTick中斷都要對(duì)任務(wù)的延時(shí)域進(jìn)行順序更新。隨著任務(wù)的增加，延時(shí)域的處理時(shí)間也增長(zhǎng)。有硬件加速支持時(shí)，任務(wù)響應(yīng)時(shí)間縮短，而且與正在運(yùn)行的任務(wù)數(shù)量沒有關(guān)系。這是因?yàn)樗腥蝿?wù)的延時(shí)域都同時(shí)更新，在一個(gè)時(shí)鐘周期內(nèi)即可全部完成。所以使用RTA模塊后，降低了系統(tǒng)本身占用CPU的時(shí)間，提高了系統(tǒng)的可預(yù)測(cè)性?？梢?，在添加RTA模塊后RTOS的性能得到了提高。

本文將μC/OS-II系統(tǒng)中調(diào)用頻繁的任務(wù)調(diào)度和時(shí)間管理采用硬件實(shí)現(xiàn)，達(dá)到了降低系統(tǒng)負(fù)載、穩(wěn)定任務(wù)響應(yīng)時(shí)間、提高系統(tǒng)可預(yù)測(cè)性的目的。實(shí)驗(yàn)結(jié)果表明，使用本硬件，任務(wù)中斷響應(yīng)時(shí)間可降低85.8%。

[1]KUACHAROEN P,SHALAN M,MOONEY V.A configurable hardware scheduler for real-time systems[C].In International Conference on Engineering os Reconfigurables Systems and Algorithms,2003.

[2]NORDSTROM S,LINDH L,JOHANSS L,et al.Application apecific real-time microkernel in hardware.Real Time Conference[C].14th IEEE-NPSS Volume,2005.

[3]LAMPRET D,MLINAR M,WIEGELMANN J,et al.OpenRISC 1000 architecture manual[EB].http：//www.opencores.org.2006.

[4]LABROSSE J J著.嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-II（第2版）[M].邵貝貝，譯.北京：北京航空航天大學(xué)出版社,2003：7-12.

[5]倪繼利，陳曦，李揮.CPU源代碼分析與芯片設(shè)計(jì)及Linux移植[M].北京：電子工業(yè)出版社,2007：42-64.