基于MATLAB和Dsp Builder的電網(wǎng)信號(hào)FIR濾波器設(shè)計(jì)

葛遠(yuǎn)香， 胡開明

(東華理工大學(xué)，江西撫州 344000)

基于MATLAB和Dsp Builder的電網(wǎng)信號(hào)FIR濾波器設(shè)計(jì)

葛遠(yuǎn)香， 胡開明

(東華理工大學(xué)，江西撫州 344000)

針對FIR數(shù)字濾波器的基本原理和結(jié)構(gòu)特點(diǎn)，利用DSP Builder技術(shù)，將MatLab/Simulink設(shè)計(jì)工具和QuartusⅡ有效的結(jié)合起來，根據(jù)電網(wǎng)諧波分析的要求設(shè)計(jì)了64階低通FIR濾波器，對該濾波器的性能進(jìn)行了仿真，并將設(shè)計(jì)下載到FPGA中進(jìn)行了硬件測試，測試結(jié)果表明:采用該方法設(shè)計(jì)FIR濾波器簡單易行，可縮短設(shè)計(jì)進(jìn)程，設(shè)計(jì)出的濾波器的性能穩(wěn)定可靠，達(dá)到了預(yù)期目標(biāo)。

FPGA;DSP Builder;MATLAB工具箱;FIR數(shù)字濾波器

根據(jù)“電能質(zhì)量，公用電網(wǎng)諧波”國家標(biāo)準(zhǔn)(GB/T14549)，當(dāng)諧波電壓幅值小于基波幅值的3%時(shí)，測量誤差要求小于基波幅度的0.15%，這就要求抗混疊濾波器的通帶波動(dòng)小于0.15%，并且阻帶衰耗要大于60 dB。對于這樣的性能指標(biāo)，模擬濾波器很難實(shí)現(xiàn)。所以本文采用FPG A/CPLD設(shè)計(jì)來實(shí)現(xiàn)數(shù)字濾波器?；诳焖侔l(fā)展的大規(guī)模可編程器件和EDA技術(shù)，用硬件實(shí)現(xiàn)數(shù)字濾波器，有效地克服了傳統(tǒng)DSP技術(shù)中的諸多技術(shù)瓶頸，在高速與實(shí)時(shí)性、高可靠性、系統(tǒng)的重配置與硬件可重構(gòu)性、單片系統(tǒng)的可實(shí)現(xiàn)性及自主知識(shí)產(chǎn)權(quán)化等許多方面顯示了突出的優(yōu)勢。按照Matlab/Simulink/DSP Builder/QuartusⅡ流程，設(shè)計(jì)一個(gè)FIR濾波器。

1 數(shù)字濾波器簡介

1.1 數(shù)字濾波器選擇

系統(tǒng)希望濾波器具有線性相位的特性，因此，在濾波器通帶內(nèi)的信號(hào)通過濾波后，除了由相頻特性的斜率決定的延遲外，可以不失真地保留通帶以內(nèi)的全部信號(hào)。而FIR(有限沖激響應(yīng))濾波器具有精密的線性相位，同時(shí)又可以具有任意的幅度特性。并且FIR濾波器的單位抽樣響應(yīng)是有限長的，因而濾波器是穩(wěn)定的(劉波，2006)。所以本設(shè)計(jì)選擇FIR數(shù)字濾波器。

1.2 FIR濾波器的基本原理

FIR濾波器的傳遞函數(shù)為:

可得FIR濾波器的差分方程為:

因此，F(xiàn)IR濾波器又稱為卷積濾波器。其中:k是FIR的濾波器的抽頭數(shù);h(k)是第k級(jí)抽頭數(shù)(單位脈沖響應(yīng));x(n－k)是延時(shí)k個(gè)抽頭的輸入信號(hào)。FIR濾波器不斷地對輸入樣本x(n)延時(shí)后，再作乘法累加算法，將濾波結(jié)果y(n)輸出，因此，F(xiàn)IR實(shí)際上是一種乘法累加運(yùn)算。在數(shù)字濾波器中，F(xiàn)IR濾波器的最主要的特點(diǎn)是沒有反饋回路，故不存在不穩(wěn)定的問題;同時(shí)，可以在幅度特性是隨意設(shè)置的同時(shí)，保證精確的線性相位。穩(wěn)定和線性相位特性是FIR濾波器的突出優(yōu)點(diǎn)(程佩青，2006)。

2 FIR數(shù)字濾波器的DSP Builder設(shè)計(jì)

2.1 窗函數(shù)的選擇和階數(shù)的計(jì)算

使用DSP Builder可以方便地在圖形化環(huán)境中設(shè)計(jì)FIR數(shù)字濾波器，且濾波器系數(shù)的計(jì)算可以借助Matlab強(qiáng)大的計(jì)算能力和濾波器設(shè)計(jì)工具完成(潘松，2004)。根據(jù)本系統(tǒng)的諧波要求需要保證19次諧波以下諧波的平直特性，另外為了能對濾波后的信號(hào)進(jìn)行重抽取，應(yīng)該濾除32次以上諧波成分。這樣選定第 20－32次諧波點(diǎn)(1000Hz－1600Hz)為過渡帶，由此可得FIR濾波器的設(shè)計(jì)指標(biāo):通帶截止頻率:fp=1000 Hz;阻帶截止頻率;fs=1600 Hz;采樣頻率:Fs=6400 Hz;阻帶最小衰減α≥60 dB;根據(jù)阻帶衰耗指標(biāo)，選布萊克曼窗(李凌冰，2008);過渡帶寬 B=ws－ wp=0.1875π，根據(jù)布萊克曼窗的過渡帶寬可計(jì)算出階數(shù)N=12π/B=64。

采用Matlab的FDAtool確定FIR濾波器的系數(shù)(張登奇，2007)。該低通濾波器要求阻帶最小衰減大于60dB，所以采用布萊克曼窗函數(shù)方法設(shè)計(jì)。FDATOOL計(jì)算出的值是一個(gè)有符號(hào)的小數(shù)，而DSP Builder下建立的FIR濾波器模型需要一個(gè)整數(shù)作為濾波器系數(shù)，所以必須進(jìn)行量化，并對得到的系數(shù)進(jìn)行歸一化(王春玲，2009)。根據(jù)給定的誤差指標(biāo)決定系數(shù)量化的字長。得到64個(gè)整數(shù)系數(shù)。如圖1所示:

圖1 Matlab命令窗口中量化后的系數(shù)Fig.1 the quantized coefficient in matlab command window

2.2 FIR濾波器模型設(shè)計(jì)

濾波器的硬件模塊是基于DSP builder進(jìn)行設(shè)計(jì)的(羅韓君，2009)。在 Matlab/Simulink中完成設(shè)計(jì)輸入，即在Matlab/Simulink環(huán)境中建立一個(gè)mdl模型文件，用圖形方式調(diào)用Altera DSPBuilder和Simulink庫中的其它模塊(Block)，構(gòu)成系統(tǒng)級(jí)或算法級(jí)設(shè)計(jì)框圖。本系統(tǒng)設(shè)計(jì)的64階FIR數(shù)字濾波器可由8階FIR數(shù)字濾波器構(gòu)成，首先在DSPBuilder中設(shè)計(jì)一個(gè)直接I型的8階 FIR濾波器(Altera，2003)，把設(shè)計(jì)的8階FIR濾波器作為一個(gè)子系統(tǒng)，然后在64階濾波器設(shè)計(jì)中直接調(diào)用，組成一個(gè)直接I型的64階FIR濾波器系統(tǒng)。并把前面算好的系數(shù)添加到本次濾波器中，如圖2所示:

完成模型設(shè)計(jì)后，在Matlab的Simulink環(huán)境下，直接I型FIR濾波器的仿真波形如圖3所示，輸入一個(gè)3000Hz和100Hz的混合波，圖3中示波器顯示的波形，上方是輸入FIR濾波器的波形，下方是FIR輸出的波形，可以看到具有良好的濾波作用，達(dá)到了系統(tǒng)的要求。

在Matlab中仿真驗(yàn)證達(dá)到要求后，就需要把設(shè)計(jì)轉(zhuǎn)換到硬件上加以實(shí)現(xiàn)，通過DSPBuilder可以獲得針對特定FPGA芯片的HDL代碼。

3 在FPGA器件中實(shí)現(xiàn)FIR濾波器

由于Simulink建模仿真使用的輸入正弦波都是仿真信號(hào)，而不是實(shí)際的信號(hào)源。在硬件實(shí)際運(yùn)行時(shí)，可以從外部信號(hào)源接入芯片內(nèi)部或者在芯片內(nèi)部存儲(chǔ)正弦波的數(shù)據(jù)。本設(shè)計(jì)采用的是后者，即在頂層文件中引入LPM_ROM宏模塊，在其中存入正弦波數(shù)據(jù)的mif文件(存儲(chǔ)初始化文件)，F(xiàn)IR濾波器模塊直接從ROM中讀取數(shù)據(jù)，經(jīng)過濾波處理之后數(shù)據(jù)存入另一ROM中，可以通過 In_system_工具從中讀出數(shù)據(jù)，再利用Matlab還原出波形，從而在實(shí)際硬件中驗(yàn)證了濾波器的功能。實(shí)現(xiàn)的頂層電路如圖4所示。

圖2 64階FIR數(shù)字濾波器的模型圖Fig.2 64 －order FIR digital filter model diagram

圖3 濾波器的仿真波形Fig.3 Simulation waveform filter

4 總結(jié)

設(shè)計(jì)實(shí)踐表明，在進(jìn)行電網(wǎng)信號(hào)的FIR濾波器設(shè)計(jì)時(shí)，利用matlab的fdatool工具箱和DSP Builder可以簡化計(jì)算與設(shè)計(jì)難度，加快設(shè)計(jì)速度，靈活選擇精度，模塊化的設(shè)計(jì)方法使設(shè)計(jì)簡單易行，避免了繁瑣的VHDL語言編程，使仿真驗(yàn)證過程變得尤其簡單。

圖4 FIR濾波器的頂層圖Fig.4 top-level figure of FIR filter

程佩青.2006.數(shù)字信號(hào)處理教程 ［M］.北京:清華大學(xué)出版社.

李凌冰，徐婭萍，李蒙，等.2008.基于 MAT LAB的測控系統(tǒng)濾波器設(shè)計(jì)［J］.中國制造業(yè)信息化，37(3).

劉波.2006.MATLAB信號(hào)處理［M］.北京:電子工業(yè)出版社.

羅韓君，劉明偉.王成.2009.基于DSP Builde的FIR濾波器設(shè)計(jì)與實(shí)現(xiàn)［J］.微計(jì)算機(jī)信息，(25):148-149.

潘松，黃繼業(yè)，王國棟.2004.現(xiàn)代DSP技術(shù)［M］.西安:西安電子科技大學(xué)出版社，

王春玲，王蒙.2009.基于 FPG A和 DSP Builder的FIR濾波器設(shè)計(jì)［J］泰山學(xué)院學(xué)報(bào)，31(3):99-103.

張登奇，李望移.2007.基于MATLAB的FIR數(shù)字濾波器的設(shè)計(jì)［J］.計(jì)算機(jī)時(shí)代，(11):47-49.

Altera Corporation.2003.DSP Builder reference manual.

The FIR Filter Design of Power Signal Based on Matlab and Dsp Builder

GE Yuan-xiang，HU Kai-ming
(East China University of Technology，F(xiàn)uzhou，JX 344000，China)

According to the principle and structure of FIR digital filter，using dspbuilder technology，make Matlab/Simulink design tools and QuartusⅡto effective combination，according to the requirements of Harmonics A-nalysis to design a 64 － order lowpass FIR filter.Finally，the design is downloaded into FPGA device for testing，testing results indicate:this design method is effective for FIR.

FPGA;DSP Builder;MATLAB Toolbox;FIR digital filter

TN713

A

1674-3504(2010)02-197-04

10.3969/j.issn.1674-3504.2010.02.016

2010-01-19

東華理工大學(xué)校長基金項(xiàng)目“基于SOPC的電能質(zhì)量在線分析儀的研制”(DHXK0920)

葛遠(yuǎn)香(1978—)，女，河南人，主要研究方向:嵌入式控制的研究與應(yīng)用。E-mail:yxge@ecit.edu.cn