LTE中變速率FIR濾波器的FPGA實(shí)現(xiàn)

張曉文， 王江宏

（上海貝爾，上海 200070）

0 引言

近年來(lái)，LTE通信技術(shù)發(fā)展迅速，國(guó)內(nèi)外各大通信公司和研究機(jī)構(gòu)都加大了對(duì)其投入和研究。考慮到通信設(shè)備制造商和運(yùn)營(yíng)商的產(chǎn)品升級(jí)成本開(kāi)銷，因此很多通信標(biāo)準(zhǔn)存在一定的兼容性。在 LTE-TDD通信系統(tǒng)中，其信號(hào)采樣率為15.36MHz，而Wi-max通信系統(tǒng)中其采樣率為11.2MHz。為了在LTE中使用Wi-max基站，因此首先需要對(duì)其進(jìn)行變速率濾波[1-3]。

本文正是基于以上考慮，使用了 ALTEAR公司提供的DSP BUILDER ADVANCED產(chǎn)品中的分?jǐn)?shù)速率FIR濾波器，從而在FPGA中實(shí)現(xiàn)變采樣率。但是，由于FIR濾波器存在群時(shí)延，F(xiàn)PGA實(shí)現(xiàn)存在流水線固有延時(shí)，這樣信號(hào)經(jīng)過(guò)濾波器后有可能會(huì)引入分?jǐn)?shù)時(shí)延，同時(shí)導(dǎo)致相位旋轉(zhuǎn)。一般來(lái)說(shuō)，F(xiàn)IR濾波器階數(shù)較高，這樣時(shí)延也就較大，因此為了避免終端對(duì)其進(jìn)行復(fù)雜的基帶處理，就非常有必要在信號(hào)經(jīng)過(guò)濾波后就對(duì)其進(jìn)行時(shí)延補(bǔ)償[4]。

1 系統(tǒng)模型和分析

易知，下行鏈路中采樣率由15.36 MHz變?yōu)?1.2 MHz，需要做38/45的分?jǐn)?shù)濾波?？紤]到這種情況下單級(jí)FIR濾波器實(shí)現(xiàn)的階數(shù)太高，F(xiàn)PGA目前無(wú)法實(shí)現(xiàn)，因此采取7/8（7表示插值因子，8表示抽取因子）和5/6兩級(jí)FIR變速率濾波。反之，上行鏈路需要采取6/5和8/7兩級(jí)FIR變速率濾波[5]。本文中，系統(tǒng)仿真模型如下頁(yè)圖1所示。

模型中假設(shè)子載波個(gè)數(shù)為600，子載波間隔為15 kHz。7/8 FIR和 5/6 FIR分別工作在15.36×7 MHz和 13.44×5 MHz兩個(gè)時(shí)鐘域，F(xiàn)IFO用來(lái)做時(shí)鐘域切換。另設(shè)發(fā)送端FIR輸入信號(hào)為 x( n)，F(xiàn)IR濾波器的傳輸函數(shù)為 h( n)，F(xiàn)IR輸出信號(hào)為 y( n)，用公式表示為：

其中，f(i)為FIR濾波器的系數(shù)，M為濾波器系數(shù)個(gè)數(shù)。

其頻域表示為：

其中，N表示FFT點(diǎn)數(shù)，N等于1024。

濾波器的群時(shí)延為：

由于輸入信號(hào)x(n)的采樣率為15.36 MHz，7/8 FIR濾波器的采樣時(shí)鐘為15.36×7 MHz，抽頭數(shù)為97，由式（5）知，其群時(shí)延為48Ts1。另外，設(shè)其硬件時(shí)延為29Ts1，得到總時(shí)延為77Ts1，其中Ts1為7/8 FIR濾波器的采樣間隔。同樣，5/6 FIR濾波器的采樣時(shí)鐘為13.44×5 MHz，抽頭數(shù)為145，群時(shí)延為72Ts2，硬件時(shí)延為28Ts2，總時(shí)延為100Ts2，其中Ts2為5/6 FIR濾波器的采樣間隔。這樣，信號(hào)經(jīng)過(guò)兩級(jí)FIR濾波器產(chǎn)生的總時(shí)延為（77×5/6）Ts1+100Ts2。相應(yīng)地，對(duì)應(yīng)到上述仿真模型中，由式（3）和式（4）知，信號(hào)將產(chǎn)生（77×5/6+100）×15 kHz的相位偏轉(zhuǎn)。如此大的相位偏轉(zhuǎn)，對(duì)于基帶處理來(lái)說(shuō)顯然是不現(xiàn)實(shí)的。同時(shí)可見(jiàn)，上述時(shí)延帶有分?jǐn)?shù)延時(shí)，也就是說(shuō)它對(duì)應(yīng)的是一個(gè)分?jǐn)?shù)倍的采樣點(diǎn)，這在信號(hào)經(jīng)過(guò)兩級(jí)FIR濾波后，在時(shí)域是無(wú)法對(duì)其進(jìn)行完全時(shí)延補(bǔ)償?shù)腫6]。

因此，本文提出了一種新的時(shí)延補(bǔ)償方法。在初始階段，信號(hào)經(jīng)過(guò)每級(jí)FIR濾波器之后都對(duì)其進(jìn)行時(shí)延補(bǔ)償。這樣既避免了分?jǐn)?shù)時(shí)延補(bǔ)償問(wèn)題，也解決了相位旋轉(zhuǎn)問(wèn)題。具體實(shí)現(xiàn)步驟如下：

① 對(duì)于7/8 FIR，計(jì)算其時(shí)延即采樣點(diǎn)數(shù)M并保存；

② 生成對(duì)應(yīng)濾波器采樣時(shí)鐘的控制信號(hào)；

③ 由于輸入的是連續(xù)數(shù)據(jù)流，所以僅在系統(tǒng)起始階段通過(guò)以上控制信號(hào)去除M個(gè)采樣點(diǎn)；

④ 以此類推，對(duì)于5/6FIR、6/5FIR和8/7FIR采取類似處理方式。

2 濾波器設(shè)計(jì)和驗(yàn)證

對(duì)于L/M FIR，我們先對(duì)信號(hào)進(jìn)行L倍插值，即每?jī)蓚€(gè)點(diǎn)之間插L-1個(gè)零，再通過(guò)低通濾波器，然后再做M倍抽取，即每M個(gè)點(diǎn)抽取一個(gè)數(shù)據(jù)[7]。其中，低通濾波器的設(shè)計(jì)是實(shí)現(xiàn)關(guān)鍵之一，本文采用的是 Kaiser窗函數(shù)實(shí)現(xiàn)法[7-8]。用公式表示為：

其中，hd(n)表示低通濾波器的沖激響應(yīng)，w(n)為窗函數(shù)：

其中：

其中，As為阻帶衰減（dB）。

以7/8 FIR濾波器為例，采樣kaiser窗函數(shù)設(shè)計(jì)法，濾波器階數(shù)設(shè)為96階，通帶截止頻率設(shè)為1/8，β因子按照式（8）其幅頻響應(yīng)如圖2所示。

使用ALTERA公司的StratixGX系列FPGA器件實(shí)現(xiàn)上述濾波器組，綜合后其資源利用情況如表1所示(單位%)。

表1 FPGA資源分布

按照上述濾波器設(shè)計(jì)和時(shí)延補(bǔ)償方法，經(jīng)過(guò)FPGA在板測(cè)試結(jié)果分析，可得到信號(hào)經(jīng)過(guò)兩級(jí) FIR濾波器，再經(jīng)過(guò)64QAM解調(diào)后，其星座圖如圖3所示。

為簡(jiǎn)便起見(jiàn)，本文中EVM的計(jì)算公式如下：

其中， NORM( X )表示對(duì)向量X求二范數(shù)，S_REC表示接收向量，S_REF表示參考向量。

為了對(duì)比，假設(shè)信號(hào)經(jīng)過(guò)FIR濾波器后不做時(shí)延補(bǔ)償，其星座圖如圖4所示。

由以上分析可見(jiàn)，信號(hào)經(jīng)過(guò)本文設(shè)計(jì)的FIR變速率濾波器并作時(shí)延補(bǔ)償后，失真很小，EVM 小于 1%，滿足系統(tǒng)要求。

3 結(jié)語(yǔ)

本文通過(guò)使用ALTERA公司的DSP builder Advanced，在FPGA上設(shè)計(jì)實(shí)現(xiàn)了分?jǐn)?shù)速率濾波器組,使系統(tǒng)采樣率由15.36 MHz變?yōu)?1.2 MHz,然后又由11.2 MHz變回15.36 MHz。同時(shí)，為了防止分?jǐn)?shù)時(shí)延，從而導(dǎo)致相位偏轉(zhuǎn)，通過(guò)濾波器組生成的控制信號(hào)，對(duì)各級(jí)濾波器進(jìn)行時(shí)延補(bǔ)償。通過(guò)MATLAB仿真和板級(jí)測(cè)試表明，該 FIR濾波器性能跟理論分析一致，占用硬件資源較小。另一方面，關(guān)于時(shí)延補(bǔ)償，只要時(shí)延固定且較小，理論上應(yīng)該也可以在基帶通過(guò)頻偏補(bǔ)償來(lái)實(shí)現(xiàn)，需要進(jìn)一步研究。

[1] 蔡曉濤, 高宏峰,卜祥強(qiáng). 基于遺傳算法的 FIR可變分?jǐn)?shù)延遲濾波器設(shè)計(jì)[J].通信技術(shù),2008,41(12):33-36.

[2] 秦志強(qiáng)，張水蓮，孫萍.階數(shù)可變的成形濾波器FPGA實(shí)現(xiàn)[J].通信技術(shù),2009,42(3):47-48.

[3] Maruyama S. Mobile Terminals Toward LTE and Requirements on Decive Technologies[J].IEEE Symposium on VLSI Circuits,2007,88(07):787-790.

[4] Lu W. Broadband Wireless Mobile3G and Beyond[M].NewYork: Wiley,2002:11-18.

[5] Crochiere R E, Rabiner L R. Interpolation and Decimation of Digital Signals-A Tutorial Review[J].Proc. IEEE, 1981, 69(03):300-331.

[6] Proakis J G, Manolakis D G. Digital Signal Processing:Principles, Algorithms and Applications[M].Third Edition.Macmillan, NewYork: NY,1996:104–230.

[7] Proakis J G, Manolakis D G. Introduction to Digital Signal Processing[M].New York: Macmillan Publishing Company,1998.

[8] Bellanger M.Digital Processing of Signals[M].New York:Wiley &Sons, 1984.