• 
    

    
    

      99热精品在线国产_美女午夜性视频免费_国产精品国产高清国产av_av欧美777_自拍偷自拍亚洲精品老妇_亚洲熟女精品中文字幕_www日本黄色视频网_国产精品野战在线观看 ?

      基于FPGA的數據采集控制模塊設計

      2010-06-22 03:41:08孫炎輝丁紀峰
      現代電子技術 2009年22期
      關鍵詞:狀態(tài)機數據采集

      孫炎輝 丁紀峰

      摘 要:設計以FPGA為基礎的數據采集控制模塊,克服傳統(tǒng)的以單片機或DSP作為控制器帶來的采集速度和效率上的瓶頸,同時顯示部分創(chuàng)新性地采用了VGA標準接口,大大提高了顯示系統(tǒng)的兼容性。設計的控制模塊主要由四個部分組成:數據采集部分、數據緩存部分、按鍵控制部分和圖形顯示部分。在設計過程中,用VHDL語言來編寫程序,利用Max+PlusⅡ軟件對各模塊進行仿真。從仿真結果可以看出,該模塊能夠實現數據的實時采集和采集結果的便捷顯示,達到了作為數據采集主控模塊對外圍電路的良好控制。

      關鍵詞:數據采集;FPGA;VGA;狀態(tài)機

      中圖分類號:TP332

      0 引 言

      數據采集和控制系統(tǒng)是對生產過程或科學實驗中各種物理量進行實時采集、測試和反饋控制的閉環(huán)控制,它在工業(yè)控制、軍事電子設備、醫(yī)學監(jiān)護等許多領域發(fā)揮著重要作用。其中,數據采集部分尤為重要,而傳統(tǒng)的數據采集系統(tǒng),通常采用單片機或DSP作為控制器,用以控制ADC、存儲器和其他外圍電路的工作,使得采集速度和效率降低。近年來,微電子技術,如:大規(guī)模集成電路和超大規(guī)模集成電路技術的發(fā)展,為數據采集系統(tǒng)的發(fā)展提供了良好的物質基礎。從而使器件向模塊化和單片化發(fā)展,使所用軟件均向實時高級語言和軟件模塊化發(fā)展,接口向標準化發(fā)展。由于 FPGA時鐘頻率高,內部延時小,全部控制邏輯均由硬件完成,速度快,效率高,同時它有非常強大的硬件描述語言和仿真工具,方便檢驗結果的正確性?;谝陨峡紤],在設計中采用FPGA作為控制處理器。而VGA接口的設計,更突出了該模塊的兼容性,更易于采集數據的直觀表現。

      1 系統(tǒng)總體設計方案

      完整的數據采集過程通常由數據的通道選擇、采樣、存儲、顯示構成,有時也要對數據進行適當的處理。其中,控制模塊起到了核心作用,他作為控制信號產生和處理的中樞對這些外圍電路進行著實時的監(jiān)控和管理。

      設計過程中采用FPGA作為控制器,完成對A/D轉換器的控制,并將采集到的數據存儲到一定的存儲單元,通過VGA接口協(xié)議,最后在顯示器上顯示。

      具體涉及的外圍電路中,數據采集部分主要應用ADC0809 作為數據采集芯片,對輸入的模擬量進行〢/D轉換;數據緩存部分應用6116作為存儲芯片,用來緩存0809采集的數據;按鍵控制部分利用8個按鍵來控制0809的轉換通道選擇;圖形顯示部分輸出標準的VGA信號,使用CRT顯示器,以顯示實時波形。

      由于在設計中對外部器件進行控制的控制器都是由FPGA完成的,FPGA的工作量很大,因此所采用的FPGA芯片為FLEX系列中30萬門的EPF10K30。

      2 基于FPGA的主控模塊的實現

      通過一個A/D轉換控制器產生對ADC0809的控制信號。啟動ADC0809之后,隨即就會按照一定頻率進行A/D轉換。同時通過一個數據鎖存信號將數據鎖存到A/D轉換控制模塊中。這個鎖存信號將作為RAM控制器寫輸入控制信號。

      當RAM讀寫控制器的寫控制信號有效之后,將開啟RAM的寫使能有效信號,將采集到的數據寫入RAM的第600個地址單元中,然后RAM控制器將RAM中的數據向上移動┮晃,移動完之后,產生一個數據更新完畢信號,之后才通過內部的一個控制信號,允許從RAM讀出數據。

      若RAM中讀數據使能,每當VGA顯示控制器發(fā)出一個讀數據命令時,RAM讀寫控制器便開啟RAM的讀有效信號,讀出RAM 中的數據,并且通過VGA控制器的時序控制和輸出信號進行顯示[5]。

      外部的按鍵部分共有8個,這8個按鍵控制ADC0809的8路通道的選擇。鍵盤控制器的功能就是掃描所按下按鍵的行和列值,并且合成鍵值,轉換成按鍵數值0~7,最終控制8個模擬輸入通道的選擇。

      2.1 VGA顯示控制器的設計

      常見的彩色顯示器一般由陰極射線管(CRT)構成,彩色是由紅、黃、藍(R,G,B)三基色組成的,用逐行掃描的方式解決圖像顯示,其引出線共含5個信號:R,G,B三基色信號;HS;行同步信號;VS;場同步信號。

      對于VGA顯示器的這五個信號的時序驅動要嚴格遵循“VGA工業(yè)標準”,即640×480×60模式,否則會損害VGA顯示器[6]。

      在此,控制器共有2個輸入信號,6個輸出信號。CLK連接到外部的晶振上,其晶振頻率是50 MHz。由于VGA工業(yè)標準所要求的晶振頻率是25 MHz,因此,在此控制器中首先要將時鐘進行二分頻。RD是一個8位的數據量,它接收從RAM讀出的數據。輸出信號READ用于控制RAM控制模塊開啟RAM的讀有效信號,只要READ有變化,那么將進入讀數據狀態(tài),由RD接收讀出來的數據。HS和VS分別是行同步信號和場同步信號,R,G,B為三條輸出的信號線。顯示波形是通過改變R,G,B這三條輸出信號的值來實現的[4]。

      [JP2]每讀出一個數據,其實是對應著一個像素點。由于這里所采集的電壓值范圍是0~5 V,對應ADC0809轉換成的數據量是0x00~0xFF,所以在設計時只要將RD接收的具體數值與顯示器中的某一行相對應即可,具體實現用比較語句就可以實現行定位,同時列輔助寄存器LLV加1即可,這樣即可實現連續(xù)波形。這些點連接起來就是一個完整的波形,而其中行同步和場同步信號的產生則分別由內部信號CC,LL根據已知的輸入時鐘,通過計數器計數的方式,達到工業(yè)標準要求的頻率。

      2.2 A/D轉換控制器的設計

      在此設計中,是利用狀態(tài)機對A/D轉換進行控制的??刂艫DC0809采樣狀態(tài)圖,如圖2所示。

      [JP2]在狀態(tài)ST0中,對0809進行初始化,之后進入到狀態(tài)ST1;在狀態(tài)ST1中,ALE和START信號有效,這時EOC信號變?yōu)榈碗娖?進入轉換狀態(tài)ST2。此時,需要對0809工作狀態(tài)信號EOC進行測試,如果為低電平,表示轉換沒結束,仍需要停留在ST2狀態(tài)中等待,直到變成高電平后才說明轉換結束,在下一時鐘脈沖到來時轉向狀態(tài)ST3。在狀態(tài)ST3,由狀態(tài)機向0809發(fā)出轉換好的8位數據輸出允許命令,這一狀態(tài)周期同時可作為數據輸出穩(wěn)定周期,以便能在下一狀態(tài)中向鎖存器中鎖入可靠的數據。在狀態(tài)ST4,由狀態(tài)機向FPGA中的鎖存器發(fā)出鎖存信號,將0809輸出的數據進行鎖存。

      2.3 RAM讀寫控制器的設計

      在該模塊設計中,RAM讀寫控制模塊又分為讀控制模塊、寫控制模塊和讀寫狀態(tài)轉換模塊。

      寫控制模塊中兩個輸入信號分別與A/D轉換控制模塊的數據鎖存和轉換輸出相連。當鎖存信號使能,即發(fā)出寫信號,將數據存儲到外部RAM的第600個地址空間之后,再對之前的數據進行前移,以達到數據的及時更新。

      讀控制模塊的控制信號分別與寫更新完畢信號和讀信號相連,當寫更新完畢信號使能時,只要接到讀信號,則依次讀完外部RAM前600個地址空間(一場)的數據。

      2.4 鍵盤掃描控制器的設計

      鍵盤控制模塊由四個模塊組成,包括:時鐘分頻模塊、行鍵值輸出模塊、鍵值鎖存模塊和鍵值合成模塊。

      鍵值鎖存模塊將按下按鍵的行、列信息鎖存,并交由鍵值合成模塊,該模塊配合行鍵輸出模塊輸出的結果進行查表,最終確定鍵值。

      3 仿真結果

      Max+PlusⅡ仿真平臺的圖形輸入方式直觀,符合傳統(tǒng)數字系統(tǒng)設計人員的習慣,便于進行接口的設計,容易實現仿真,便于信號的觀察?;谝陨峡紤],利用此平臺,用硬件描述語言VHDL來實現各個功能模塊,A/D轉換控制器和VGA顯示控制器模塊的時序仿真結果如圖3、圖4所示。

      4 結 語

      這里的數據采集控制模塊主要以FPGA為基礎,本[LL]著軟件硬件化的思路,著重研究主控制模塊的實現。由于采用FPGA作為控制處理器,其速度快,效率高,且標準的VGA接口使得系統(tǒng)的使用更加便捷,鍵盤控制的多通道間切換,也為實現多路采集奠定了基礎。

      參 考 文 獻

      [1]馬明建.數據采集與處理技術[M].西安:西安交通大學出版社,2005.

      [2]葉衛(wèi)東,曹照連.基于FPGA的數據采集系統(tǒng)設計[J].現代電子技術,2005,28(24):112[CD*2]114.

      [3]趙明富,李立軍.EDA技術基礎[M].北京:北京大學出版社,2007.

      [4]潘松,黃繼業(yè).EDA技術與VHDL[M].北京:清華大學出版社,2007.

      [5]曾喜芳,屈能伸.用FPGA實現終端中的顯示RAM控制[J].計算機工程與科學,2001,23(4):41[CD*2]42.

      [6]蔣艷紅.基于FPGA的VGA圖像信號發(fā)生器設計[J].電子測量技術,2008,31(3):79[CD*2]81.

      [7]吳繁紅,井新宇.用CPLD/FPGA設計A/D采樣控制器[J].電子工程師,2002,28(2):37[CD*2]38.

      [8]牛斌,馬利,張玉奇.一種應用VHDL語言設計有限狀態(tài)機控制器的方法[J].微處理機,2003(2):10[CD*2]12.

      [9]王美麗.用FPGA設計和制作鍵盤掃描[J].儀表技術,2008(10):47[CD*2]49.

      [10]林戰(zhàn)平,曾慶科,李健昌.Max+PlusⅡ在EDA中的應用[J].廣西物理,2005,26(4):20[CD*2]23.

      作者簡介 孫炎輝 1982年出生,回族,河南洛陽人,大連民族學院機電信息工學院綜合實驗中心,助理工程師。

      丁紀峰 男,1978年出生,遼寧撫順人,工學碩士,講師。研究方向為自動化測試與控制。

      猜你喜歡
      狀態(tài)機數據采集
      基于有限狀態(tài)機的交會對接飛行任務規(guī)劃方法
      鐵路客流時空分布研究綜述
      基于廣播模式的數據實時采集與處理系統(tǒng)
      軟件工程(2016年8期)2016-10-25 15:54:18
      通用Web表單數據采集系統(tǒng)的設計與實現
      軟件工程(2016年8期)2016-10-25 15:52:53
      基于開源系統(tǒng)的綜合業(yè)務數據采集系統(tǒng)的開發(fā)研究
      FPGA設計中狀態(tài)機安全性研究
      黑龍江科學(2011年2期)2011-03-14 00:39:36
      基于反熔絲FPGA的有限狀態(tài)機加固設計
      基于VHDL的一個簡單Mealy狀態(tài)機
      格尔木市| 邹城市| 金山区| 全南县| 鄂托克旗| 陵水| 临澧县| 塔河县| 巴青县| 芜湖县| 马关县| 阜城县| 惠来县| 镶黄旗| 万源市| 阳原县| 浦北县| 沙田区| 栖霞市| 富民县| 罗城| 嫩江县| 芜湖县| 中牟县| 巫溪县| 思茅市| 两当县| 新闻| 卢龙县| 铁岭县| 凉城县| 郸城县| 当阳市| 安化县| 榆中县| 普格县| 韶山市| 双桥区| 瑞昌市| 石楼县| 邳州市|