電子元器件封裝技術(shù)發(fā)展趨勢

黃慶紅

（工業(yè)和信息化部電子科學(xué)技術(shù)情報研究所，北京 100040）

1 概述

近四十年中，封裝技術(shù)發(fā)展日新月異，先后經(jīng)歷了四次重大技術(shù)突破。第一次在20世紀(jì)70年代中葉，產(chǎn)生雙列直插式引腳封裝（DIP）技術(shù)；第二次在20世紀(jì)80年代，以四邊引線扁平封裝（QFP）為代表的四邊引出I/O端子為特征的表面貼裝型（SMT）；第三次發(fā)生在20世紀(jì)90年代，以芯片尺寸封裝（CSP）、倒裝芯片互連、焊球陣列封裝（BGA）為代表的封裝技術(shù)；第四次發(fā)生在21世紀(jì)初，以晶圓級封裝（WLP）、系統(tǒng)封裝（SIP）、晶圓減薄、封裝上封裝（POP）、晶圓級堆疊封裝（ WSP）、方形扁平無引腳封裝（QFN）、SON為代表的最新一代封裝形式；2010年后，將是嵌入式硅器件、面對面互連（face to face）、超薄封裝和穿透硅通孔（TSV）的全新封裝時代。全球手機(jī)及其他移動電子產(chǎn)品的廣泛使用推動了芯片尺寸封裝、堆疊芯片封裝以及多個封裝在一體的PoP封裝的應(yīng)用。高性能處理器、芯片組及少數(shù)圖像芯片應(yīng)用推動了倒裝芯片封裝。存儲器、集成無源器件（IPD）、模擬器件和功率器件推動了晶圓級封裝的發(fā)展。

2 晶圓級封裝（WLP）

晶圓級封裝是在晶圓上進(jìn)行大多數(shù)封裝工藝步驟。它是倒裝芯片封裝的子集，只是引腳節(jié)距和焊料球稍大。它與封裝內(nèi)倒裝芯片或板上倒裝芯片的主要區(qū)別是WLP能夠通過標(biāo)準(zhǔn)的表面貼裝技術(shù)貼裝到低成本基板上，而不是像倒裝芯片封裝使用一個插入板。WLP的優(yōu)點(diǎn)在于尺寸小、重量輕和優(yōu)良的電特性。受持續(xù)增長的移動設(shè)備和汽車應(yīng)用需求的驅(qū)動，晶圓級封裝將向I/O數(shù)更高和引腳節(jié)距更小的方向發(fā)展。將藍(lán)牙、FM收音機(jī)、TV調(diào)諧器和GPS單元整合到一個單獨(dú)的芯片中將大大增加I/O數(shù)量，這是I/O數(shù)量增大的主要因素。由于對高I/O數(shù)小型封裝的需求增加，WLP將會逐漸地占據(jù)傳統(tǒng)的焊球陣列封裝和引線框架的市場份額。過去幾年中，引腳節(jié)距從0.5mm演變成0.4mm，現(xiàn)在的目標(biāo)是0.3mm。需要關(guān)注的WLP技術(shù)趨勢包括穿透硅通孔（TSV）、扇出、嵌入式閃存eWLB封裝和MEMS封裝。圖1所示為晶圓級封裝示意圖。

2.1 TSV用于增加封裝密度

某些高密度應(yīng)用中看到了對TSV的需求。臺灣日月光（ASE）公司為晶圓級芯片尺寸封裝（WLCSP）制作了一些TSV樣品，可以在WLCSP中進(jìn)行封裝上封裝（PoP），把另外一塊芯片或者WLP組裝到WLP之上。將無源器件，包括電感、不平衡變壓器、匹配變壓器，甚至是電容或電阻集成到WLCSP中以提高設(shè)備功能。ASE公司開始在200mm晶圓上制作TSV技術(shù)，但仍在研發(fā)階段，尚未大規(guī)模生產(chǎn)。

2.2 扇出

ASE從英飛凌得到扇出技術(shù)的授權(quán)。扇出是WLCSP技術(shù)的擴(kuò)展，目前正處于驗證階段。ASE使用晶圓級工藝，但不是初始硅晶圓，將晶圓上測試后性能良好的芯片切割下來，重新組裝到輔助晶圓上，然后按照與硅晶圓相同的方法處理輔助晶圓。這意味著發(fā)展到65nm、45nm、32nm的技術(shù)節(jié)點(diǎn)時，還能夠縮小芯片，將部分焊料球置于塑封材料之上，部分置于硅上。它將擴(kuò)展現(xiàn)有的WLP技術(shù)的能力，使之與倒裝芯片CSP領(lǐng)域發(fā)生重疊。

2.3 嵌入式閃存

用戶正將閃存嵌入設(shè)備。對嵌入式閃存的要求是只能進(jìn)行低溫工藝。當(dāng)用戶增加芯片的復(fù)雜度和密度時，更多的功能被封裝進(jìn)芯片中，且大都使用再分布的方法。與密度增加同時發(fā)生的是，一些引線鍵合焊盤或硅芯片上的焊盤降低到焊點(diǎn)下金屬層（UBM）結(jié)構(gòu)之下，因為那里沒有了襯墊效應(yīng)，而是一個高應(yīng)力集中區(qū)域，因此會降低可靠性。增加密度時焊盤下的通孔會導(dǎo)致這個問題，研究人員正試圖優(yōu)化設(shè)計，不但在硅芯片級別上，而且在再分布系統(tǒng)結(jié)構(gòu)上，來調(diào)節(jié)落到高密度器件焊墊下方的通孔。移動電話使用了卡西歐微電子（東京）的貼銅WLP技術(shù)。

2.4 嵌入式晶圓級焊球陣列（eWLB）封裝

德國英飛凌公司開發(fā)了一項嵌入式晶圓級焊球陣列封裝技術(shù)。此技術(shù)可以提高封裝尺寸的集成度，將成為兼具成本效益和高集成度的晶圓級封裝工業(yè)標(biāo)準(zhǔn)。在英飛凌的第一代嵌入式晶圓級焊球陣列技術(shù)基礎(chǔ)上，意法半導(dǎo)體和英飛凌攜手先進(jìn)三維封裝解決方案供應(yīng)商STATS ChipPAC，合作開發(fā)下一代eWLB技術(shù)，主要方向是利用一片重構(gòu)晶圓的兩面，提供高集成度、多接觸單元數(shù)量的半導(dǎo)體解決方案。2008年年底推出樣片，2010年初開始量產(chǎn)。 eWLB技術(shù)整合傳統(tǒng)半導(dǎo)體制造的前工序和后工序技術(shù)，以平行制程同步處理晶圓上所有的芯片，從而降低制造成本。

2.5 MEMS封裝向晶圓級發(fā)展

MEMS產(chǎn)業(yè)已經(jīng)醞釀向晶圓級封裝技術(shù)轉(zhuǎn)變，這一轉(zhuǎn)變的部分驅(qū)動力來自于越來越多的晶圓代工廠涉足于MEMS領(lǐng)域，部分驅(qū)動力來自從Φ150mm到Φ200mm晶圓的轉(zhuǎn)變。當(dāng)前的MEMS封裝市場主要由硅通孔和晶圓級封裝技術(shù)驅(qū)動，使用硅通孔的晶圓級封裝可以在一個晶圓上封裝大約5 000個傳感器，這一數(shù)據(jù)在未來還會增加。加速度計廣泛應(yīng)用于iPhone或Wii游戲機(jī)中，其中的慣性傳感器面積只有5mm2～7mm2。目前存在很多種類的MEMS應(yīng)用，每個類別的MEMS功能產(chǎn)品，比如陀螺儀、微鏡、RF、微探針、壓力傳感器、微流體和生物醫(yī)學(xué)器件都可進(jìn)行標(biāo)準(zhǔn)封裝。在未來的MEMS產(chǎn)業(yè)中，使用三維晶圓級封裝對MEMS器件進(jìn)行封帽操作將占很大一部分。這一領(lǐng)域最積極的參與者是那些已經(jīng)擁有200mm Fab或計劃轉(zhuǎn)型的公司，這包括博世（Bosch，德國）、意法半導(dǎo)體（STMicroelectronics，瑞士）等IDM公司，Silex（瑞典）、TMT（Touch Micro-system Technology Corp.臺灣）和Dalsa（加拿大）等MEMS代工廠以及日月光（ASE，臺灣）、精材科技（Xintec，臺灣）和Nemotek（摩洛哥）等提供封裝服務(wù)的公司。

朝著MEMS-CMOS兼容的方向，目前已經(jīng)開發(fā)了一些關(guān)鍵技術(shù)，包括使用XeF2刻蝕或O2等離子刻蝕，在CMOS工藝中實現(xiàn)有效結(jié)構(gòu)釋放的低溫、無損傷表面微機(jī)械工藝，在CMOS晶圓中采用這些工藝可以有效集成MEMS器件，同時單個芯片可以在晶圓級使用TSV進(jìn)行封裝，因而最終的封裝也會變得更簡單。將ASIC與MEMS集成在單個芯片上，將會降低成本和封裝尺寸，同時在集成方面也實現(xiàn)了真正的突破?？梢匀菁{機(jī)械、電子、微波、熱、光和化學(xué)功能的封裝用的標(biāo)準(zhǔn)CAD工具有待開發(fā)。

3 多芯片封裝（MCP）

單芯片封裝與多芯片封裝是芯片架構(gòu)的兩個發(fā)展趨勢，前者定位成熟技術(shù)的大規(guī)模應(yīng)用，后者則主要針對某項技術(shù)或者其發(fā)展的開始階段。MCP適用于市場規(guī)模小，技術(shù)又不太穩(wěn)定的情況。

2009年11月，三星電子開發(fā)出世界上最薄的多芯片封裝結(jié)構(gòu)，厚度僅為0.6mm，用于32Gb存儲器。它僅為通常8個堆疊芯片存儲器封裝厚度的一半。此種先進(jìn)的封裝技術(shù)可用在存儲器的封裝中，非常適用于高密度多媒體手機(jī)及其他移動裝置使用。在當(dāng)今移動環(huán)境下，減薄尺寸是主流。此種新的超薄封裝結(jié)構(gòu)，厚度僅0.6mm，將8個（稱作octa芯片封裝）30nm工藝的32Gb的NAND閃存芯片封裝在一體，其中每一個芯片僅15 μm厚。此種新的超薄工藝突破了傳統(tǒng)技術(shù)在操作厚度30 μm以下時的極限。15 μ m厚度表示與過去的封裝相比可以增加一倍的容量，由此可大幅度降低封裝后芯片的重量。超薄的封裝型式，能滿足高密度、小體積的移動產(chǎn)品需要。封裝后高度小于1mm時將給許多電子產(chǎn)品提供更大的設(shè)計自由度。

4 系統(tǒng)封裝（SIP）

SIP 是將不同工藝制作的多種IC芯片、無源元件（或無源集成元件）、天線、光學(xué)器件、生物器件以及微機(jī)電系統(tǒng)（MEMS）組成的系統(tǒng)功能集中于單一封裝體內(nèi)，構(gòu)成一個微系統(tǒng)器件，實現(xiàn)系統(tǒng)集成。SIP 實際上是多芯片封裝（MCP）或芯片尺寸封裝（CSP）的進(jìn)化，利用疊層芯片和穿透硅通孔等互連技術(shù)，實現(xiàn)三維封裝，可稱其為層疊式MCP、堆疊式CSP。SIP封裝更適用于低成本、小面積、高頻高速以及生產(chǎn)周期短的電子產(chǎn)品，比如功率放大器、全球定位系統(tǒng)、藍(lán)牙模塊、影像感測模塊、記憶卡等可攜式產(chǎn)品。

SIP可將不同工藝、材料制作的芯片封裝成一個系統(tǒng)，甚至可將Si、GaAs、InP 的芯片組合一體化封裝，有很好的兼容性。可實現(xiàn)嵌入集成化無源元件的組合，無線電和便攜式電子設(shè)備中的無源元件至少可被嵌入30%～50%。SiP 與系統(tǒng)級芯片（SOC）相比較具有如下優(yōu)點(diǎn)：

（1）可提供更多新功能；

（2）多種工藝兼容性好；

（3）靈活性和適應(yīng)性強(qiáng)；

（4）低成本；

（5）易于分塊測試；

（6）開發(fā)周期較短。

SOC 和SIP二者互為補(bǔ)充，一般認(rèn)為SOC 主要應(yīng)用于更新?lián)Q代較慢的產(chǎn)品和軍事裝備等要求高性能的產(chǎn)品，SIP 主要用于換代周期較短的消費(fèi)類產(chǎn)品，如手機(jī)等。SIP 在合格率和計算機(jī)輔助設(shè)計方面尚待進(jìn)一步提高。到2010年預(yù)計SIP的布線密度可達(dá)6 000cm-2,熱密度達(dá)到100W·cm-2，元件密度達(dá)5 000cm-2，I/O密度達(dá)3 000cm-2。系統(tǒng)級封裝設(shè)計也像SOC 的自動布局布線一樣，朝著計算機(jī)輔助自動化的方向發(fā)展。Intel公司最先進(jìn)的SIP技術(shù)已將五片疊層的閃存芯片集成到1.0mm的超薄封裝內(nèi)。日本東芝的SIP目標(biāo)是把移動電話的全部功能集成到一個封裝內(nèi)。富士通公司已生產(chǎn)出8 芯片堆疊SIP，將現(xiàn)有多芯片封裝在一個堆疊中。

5 三維疊層封裝（3D Stacked Packaging）

芯片尺寸封裝和晶圓級封裝已經(jīng)達(dá)到水平尺度極限，利用Z向垂直空間是3D疊層封裝的目標(biāo)。與系統(tǒng)級芯片相比，三維疊層封裝具有成本低、生產(chǎn)周期短、設(shè)計靈活性強(qiáng)的優(yōu)點(diǎn)，它消除了在單一硅芯片上集成不同類型器件的困難。典型的晶圓級三維疊層管芯封裝工藝步驟是將含有小管芯的硅片鍵合、減薄、管芯間互連、成型最后封裝。穿透硅通孔使得疊層有效，晶圓減薄是另一項必需技術(shù)，可以獲得較短的TSV以及可控的疊層尺寸。通過層疊2個以上的IC芯片，三維封裝實現(xiàn)了功能集成。比如，手機(jī)內(nèi)電子器件采用三維封裝，將閃存、SRAM和存儲器封裝到一起；存儲器卡、PDA、藍(lán)牙和其他便攜產(chǎn)品都采用了三維封裝。三星電子開發(fā)出芯片三維封裝技術(shù)，將穿透硅通孔和晶圓級封裝相結(jié)合，垂直層疊了8個50μm的2Gb NAND閃存芯片，高度為0.56mm，此封裝技術(shù)將用于高性能系統(tǒng)封裝。2010年，市場上將出現(xiàn)可直接連接微處理器的5層單片3D集成電路，兩個72Mb存儲器件疊層在一起再與微處理器集成。

6 封裝發(fā)展趨勢

未來集成電路技術(shù)，無論是其特征尺寸、芯片面積和芯片包含的晶體管數(shù)，還是其發(fā)展軌跡和IC封裝，發(fā)展趨勢都是芯片規(guī)模越來越大，面積迅速減小；封裝體積越來越小，功能越來越強(qiáng)；厚度變薄，引線間距不斷縮小，引線數(shù)越來越多，并從兩側(cè)引腳到四周引腳，再到底面引腳；封裝成本越來越低，封裝的性能和可靠性越來越高，單位封裝體積、面積上的IC密度越來越高，線寬越來越細(xì)，并由單芯片封裝向多芯片封裝方向發(fā)展。

先進(jìn)封裝技術(shù)在推動更高性能、更低功耗、更低成本和更小形狀因子的產(chǎn)品上發(fā)揮著至關(guān)重要的作用。晶圓級芯片尺寸封裝（WCSP）應(yīng)用范圍在不斷擴(kuò)展，無源器件、分立器件、RF和存儲器的比例不斷提高。隨著芯片尺寸和引腳數(shù)目的增加，板級可靠性成為一大挑戰(zhàn)。系統(tǒng)封裝（SIP）已經(jīng)開始集成MEMS器件、邏輯電路和特定應(yīng)用電路。MEMS應(yīng)用覆蓋了慣性、物理、RF、光學(xué)和生物醫(yī)學(xué)等領(lǐng)域，這些應(yīng)用要求使用不同種類的封裝，比如開腔封裝、過模封裝、晶圓級封裝和一些特殊類型的密閉封裝。使用TSV的三維封裝技術(shù)可以為MEMS器件與其他芯片的疊層提供解決方案。TSV與晶圓級封裝的結(jié)合可以獲得更小的填充因子，潛在應(yīng)用領(lǐng)域包括光學(xué)、微流體和電學(xué)開關(guān)器件等。