ＶＯＩＰ語音網(wǎng)關的硬件實現(xiàn)關鍵技術分析

黃文超

摘要：VOIP語音網(wǎng)關在傳統(tǒng)的電話交換網(wǎng)絡和IP網(wǎng)之間架起了一座橋梁，大大加快了VOIP的普及和發(fā)展腳步，有很好的商業(yè)價值。對于VOIP語音網(wǎng)關的功能進行了詳細的介紹，然后對語音網(wǎng)關各個組成器件的型號，功能特性，使用方法，硬件結構，接口方式等進行分析。

關鍵詞：VOIP；終端設備；語音網(wǎng)關

中圖分類號：TP334.2

文獻標識碼：A

文章編號：1672-3198(2009)13-0302-02

1VOIP語音網(wǎng)關概述

1.1VOIP語音網(wǎng)關的功能簡介

通信網(wǎng)中有兩種格局一種是復雜的網(wǎng)絡配以簡單的終端；一種是簡單的網(wǎng)絡配以復雜的終端。在傳統(tǒng)的電話交換網(wǎng)中我們一直采取了前一種方式，即用功能完備的交換機提供了復雜的功能實現(xiàn)從而使終端一電話達到了簡易。在IP網(wǎng)中，我們會發(fā)現(xiàn)，使用了后一種策略，即統(tǒng)一簡單的IP網(wǎng)絡配以各個功能復雜、處理能力強的終端?；谇度胧较到y(tǒng)的語音網(wǎng)關，集成了電話和計算機技術為一體，實現(xiàn)了語音的數(shù)模轉換；語音的壓縮／解壓縮，以及IP語音包的打包和拆分，并提供了PSTN的相關信令等功能。

1.2VOIP語音網(wǎng)關的功能設計

這里開發(fā)的語音網(wǎng)關提供了4個模擬語音接口，可以連接電話機或傳真。該語音網(wǎng)關還提供一個以太網(wǎng)(Ether-net)接口以接人IP網(wǎng)絡，以提供實時的高質量的基于IP網(wǎng)絡傳輸?shù)恼Z音服務。使用本網(wǎng)關，用戶可以利用現(xiàn)有的普通電話機以極低的費用撥打本地，國內(nèi)和國際電話；企業(yè)級用戶也可利用本網(wǎng)關實現(xiàn)在Internet上的免費通話。該語音網(wǎng)關使用多種語音壓縮技術，使得在保證語音傳輸質量的同時，只需占用用戶較少的帶寬。

1.3VOIP語音網(wǎng)關的結構設計

在硬件功能模塊的具體設計中，為了使設計合理，確保測量的精度，以獲得最佳的設計效果，應該注意以下幾個設計原則；(1)用最新或是功能更完善的芯片，功能強的芯片使系統(tǒng)的精度和可靠性得到了保證。(2)電路設計上應該留有余地，以考慮將來擴展和修改的需要，因為軟件的升級比硬件要方便得多，而且往往只要修改或添加軟件中數(shù)據(jù)。處理的模式或算法，就可以大幅度地提高系統(tǒng)的功能。(3)以軟件代硬件。(4)選用HCMOS工藝的芯片，目的是降低功耗。(5)仔細講究布局布線。

2VOIP語音網(wǎng)關的硬件實現(xiàn)技術分析

2.1ARM處理器$3C4510B

ARM具有領先的技術和優(yōu)越的產(chǎn)品性能。由于ARM技術方案架構具備低功耗、高效能、低成本以及小體積等特性，使得ARM得到了眾多用戶。ARM的16/32位嵌入式處理器技術是世界上應用最為普遍的微處理器結構。芯片S3C4510B各功能模塊除了ARMTTDMI核以外。S3C4510B比較重要的片內(nèi)外圍功能模塊包括：2個帶緩沖描述符的HDLC通道(2-channal HDLCs with DMA)；2個DART通道；2個GDMA通道；2個32位定時器(32BIT TIMER)；18個可以編程的I/O口；一個IIC接口。其中幾個重要模塊包括：(1)Ethernet控制器，Ethernet控制器集成在S3C4510B上，使該芯片方便了在以太網(wǎng)的應用。(2)HDLCHigh-Level Data Link Control)高層數(shù)據(jù)鏈路協(xié)議。(3)DART。2個可工作于DMA方式或中斷方式的DART模塊，支持5，6，7，8位的串行數(shù)據(jù)發(fā)送和接收。(4)PLL電路。外部時鐘可由片內(nèi)PLL倍頻以提高系統(tǒng)時鐘，輸入頻率范圍；10MHz-40MHz，輸出頻率可以是輸入時鐘的5倍。外圍晶振時鐘就在此接入后倍頻的。(5)CPU內(nèi)核概述及特殊功能寄存器(Special Registers)。

2.2系統(tǒng)時鐘電路

S3C4510B的系統(tǒng)時鐘由有源晶振10MHZ提供，經(jīng)S3CA510B內(nèi)部分頻得到50MHZ的時鐘作為本開發(fā)板CPU的內(nèi)部時鐘。片內(nèi)的PLL電路兼有頻率放大和信號提純的功能，因此。系統(tǒng)可以以較低的外部時鐘信號獲得較高的工作頻率，以降低因高速開關時鐘所造成的高頻噪聲。

有源晶振的1腳接SV電源。2腳懸空，3腳接地，4腳為晶振的輸出?？赏ㄟ^一個小電阻(此處為22歐姆)接S3C4510B的XCLK引腳。

2.310Mbps/100Mbps以太網(wǎng)接口電路

該部分的接口電路是語音網(wǎng)關與IP網(wǎng)的接口通道，是語音網(wǎng)關呼叫信令的收發(fā)，語音的傳送接收的“關口”。此外，在網(wǎng)關的開發(fā)調試階段，也用于在交叉編譯環(huán)境中將用戶程序從網(wǎng)口傳送到目標機(語音網(wǎng)關)上，方便程序的編譯，減少工作量。以太網(wǎng)接口電路由S3C4510B的相關電路，物理層芯片，網(wǎng)口變壓器，網(wǎng)口RJ45組成。

作為一款優(yōu)秀的網(wǎng)絡控制器，S3C4510B內(nèi)嵌一個ETHERNET控制器，S3C4510B的以太網(wǎng)控制器工作于10/100Mb/s全雙工或半雙工模式。半雙工模式下支持IEEE 802.3載波多點偵聽／沖突檢測協(xié)議(CSMA/CD)。全雙工模式下，支持IEEE 802.3 MAC層控制協(xié)議。以太網(wǎng)控制器的MAC層支持媒體無關接口(MII，Media Inde-pendent Interface)及帶有緩沖DMA的接口(BDI)。MAC層自帶有收、發(fā)模塊，流控制模塊、用于存儲網(wǎng)絡地址的匹配地址存儲器(Content Address Memory，CAM)以及一些命令寄存器、狀態(tài)寄存器、錯誤計數(shù)器寄存器構成。

2.4串行接口電路

串口，簡單地說，就是串行收發(fā)數(shù)據(jù)的接口，串口通信是一種異步通信方式，負責異步串行收發(fā)數(shù)據(jù)的模塊叫UART(Universal Asynchronous Receiver/Transmitter)，RS232-C標準采用的接口是九芯或25芯的D型插頭實現(xiàn)基本的串行通信功能，實際上只需要RXD。TXD，GND但由于RS-232-C標準所定義的高低電平與S3CA510B系統(tǒng)的LVTTL電路所定義的高低電平信號完全不同，LVTTL的標準邏輯“1”對應2V--3V電平，標準邏輯“0”對應0-0.4V電平，而RS-232-C標準采用負邏輯方式，標準邏輯“1”對應-5－-15V電平，標準邏輯“0”對應+5V-+15V電平。顯然，兩者間要進行通信必須經(jīng)過信號電平的轉換，目前常使用的電平轉換電路為MAX323。

2.5電源電路

在該系統(tǒng)中，需要使用SV和3.3V的直流穩(wěn)壓電源，其中，S3CA510B幾部分外圍器件需要3.3 V電源，另外，部分器件需要SV電源，有很多DC—DC轉換器可以完成SV到3.3V的轉換，這里選用的是LM1117—3.3。

2.6復位電路

在系統(tǒng)中，復位電路主要完成系統(tǒng)的上電復位和系統(tǒng)在運行時用戶的按鍵復位功能。復位電路可由簡單的RC電路構成，也可使用其他的相對較復雜，但功能更完善的電路。

2.7JTAG接口電路

JTAG(Joint Test Action Group，聯(lián)合測試行動小組)是一種國際標準測試協(xié)議，主要用于芯片內(nèi)部測試及對系統(tǒng)進行仿真，調試，JTAG技術是一種嵌入式調試技術，它在芯片內(nèi)部封裝了專門的測試電路測試訪問口(Test Access Port，TAP)，通過專用的JTAG測試工具對內(nèi)部節(jié)點進行測試。目前大多數(shù)的比較復雜的器件都支持JTAG協(xié)議。如ARM，DSP，F(xiàn)PGA器件等標準的JTAG接口是4線ITMS,TCK，TD工，TDO，分別為測試模式選擇，測試時鐘，測試數(shù)據(jù)輸入和測試數(shù)據(jù)輸出。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對個器件的分別測試。通過JTAG接口，可以對芯片內(nèi)部的所有部件進行訪問，因而是開發(fā)調試嵌入式系統(tǒng)的一種簡潔高效的手段。

2.8CPU的HPI接口及與之相連的語音編解碼器AC483C子系統(tǒng)

該部分由CPU的HPI接口及與之相連的語音編解碼器ACA83-C以及一個QSLAC芯片和四個SLIC芯片構成。該部分提供了普通電話的接口及相關的信令并將用戶的語音等模擬語音信號編解碼。是語音網(wǎng)關實現(xiàn)其功能的最重要部分。

3結語

VOIP技術發(fā)展到今天，已經(jīng)比較成熟。本文系統(tǒng)介紹了語音網(wǎng)關的相關技術，各個硬件的組成，以及相關的設計。