基于ＣＰＬＤ的平輪信號源的設計與實現(xiàn)

摘要：本信號源實現(xiàn)了對火車平輪信號的復現(xiàn)，從而使實驗室條件對火車平輪測試系統(tǒng)進行前中期的預研和硬件的開發(fā)成為了現(xiàn)實。根據(jù)信號的要求，信號源采用了高速的CPLD控制芯片，大容量的EPROM和高精度的數(shù)模轉(zhuǎn)換器作為主要的硬件平臺，通過對試驗結果的分析和驗證，此電路產(chǎn)生的信號實現(xiàn)了設計所要求的功能。

關鍵詞：信號分析；電路設計；CPLD；VHDL

火車輪軌扁疤的存在是列車出現(xiàn)重大行車事故的隱患之一。由于受實際情況的限制不可能讓每個參與檢測系統(tǒng)研發(fā)的團隊都到火車運行的現(xiàn)場去進行測試。為了解決這個問題有關部門專門人為地把各種輪軌疤痕信號采集出來，從而使檢測系統(tǒng)的研發(fā)在實驗室環(huán)境下進行成為了可能。本論文的主要工作就是在對采集信號特征的分析的基礎上開發(fā)了一種基于CPLD的火車輪軌模擬信號源。使其可以代替對現(xiàn)場火車的輪軌振動信號的傳感器轉(zhuǎn)換和放大部分。這是黑龍江省科技攻關項目：平輪檢測平臺的一部分。

1 平輪信號源對整個檢測系統(tǒng)的作用和要求

當此測試系統(tǒng)真正用到現(xiàn)場的時候是要24小時不間斷工作，只要有火車經(jīng)過采樣工作就要實時進行。也就是說采集到的信號不會完全相同，而且數(shù)據(jù)量很大，沒有周期性信號?？梢赃@么設想一下不同的疤痕在相同和不同的速度下肯定不會產(chǎn)生相同的信號。這就要求模擬信號源要可以實時改變信號，而且要有大的信號存儲單元，信號可以更換，幅值和頻率可調(diào)[1]。

2 平輪震動信號的分析和處理

2.1 平輪震動信號典型波形的直觀分析

圖1為時間與電壓對應波形

這個圖形顯示了以20K采樣率采集的從（3.28~4.10）s 震動信號的電壓波形。從現(xiàn)場給出息可知此段波形為輪軌疤痕與鐵軌接觸時產(chǎn)生的典型的波形之一。

2.2 平輪震動信號波形的在數(shù)值上的分析

通過處理可以把時間波形轉(zhuǎn)化為與之對應的一個個離散的浮點數(shù)的點。。一般一段完整的波形大概是（30～40）萬個點。電壓的單位是毫伏的，每個點都精確到0.01mV，最大幅值有幾千毫伏。

從上面的分析，要求我們在進行數(shù)模轉(zhuǎn)換的時候分辨率一定要小于1mV，而且電壓的變化范圍至少要在（-3～3）V之間。受此精度和幅值的限制我們選用了ADI公司的AD9744作為數(shù)模轉(zhuǎn)換器。此數(shù)模轉(zhuǎn)換器為14位，經(jīng)計算可知次精度為0.2mV；此數(shù)模轉(zhuǎn)換器只能對正整數(shù)進行轉(zhuǎn)化，因此需要對數(shù)據(jù)加以處理。

這部分處理是通過C語言對采樣的文本數(shù)據(jù)進行處理得到的。具體做法就是打開存儲原始數(shù)據(jù)的文本，把里面的每一個值加上8192之后取整，重新保存在另外的文本里。

3平輪信號源的硬件設計

基于上面對于信號來源和信號特性的詳細分析和處理，構造了如圖2所示的硬件電路框架圖，從圖中可以看到除了電源模塊沒有給出之外其他部分都以模塊的形式給出了。下面對此圖所涉及到的幾個模塊進行一下必要說明。

cpld控制芯片：是以ALTERA公司AMX

Ⅱ系列的EPM240T100芯片為信號控制中樞，它完成了對信號頻率，幅值和不同信號的轉(zhuǎn)換。

波形存儲部分：以ATMEL公司的1M*16BIT的27C080EPROM為信號的存儲芯片，把經(jīng)過處理的信號轉(zhuǎn)換為二進制數(shù)據(jù)，通過通用編程器把對應的信號寫到存儲芯片中，這個芯片可以存儲1M個16位的點，滿足設計對信號容量的需要。

數(shù)模轉(zhuǎn)換：選用了ADI公司的AD9744高性能數(shù)模轉(zhuǎn)換器。實現(xiàn)了從離散到模擬信號的轉(zhuǎn)換。注意D/A輸出端的雙路電壓含有直流成分所以在后面加了個差分運算放大電路，這樣最終輸出就是所要得到的波形。

幅值控制：此部分是以CD4051多路開關和R2～R9組成的無源衰減網(wǎng)絡。運放輸入或者輸出信號如圖4所示。在網(wǎng)絡之前和之后接上固定增益的放大器，利用對A，B，C程控衰減放大器的輸入或者輸出實現(xiàn)程控放大。

五、功率放大：此模塊主要是以運放為基礎構成的增益放大器。主要功能是把從程控部分傳過來的電壓進行再一次的調(diào)節(jié)。

4CPLD器件控制程序的設計

4.1控制芯片CPLD的作用

信號源采用了ALTERA公司AMXⅡ系列的新一代的PLD器件EPM240T100芯片。芯片主要完成的任務是：頻率的控制和幅值的控制。

4.2 頻率的控制

這里采用的是DDS直接數(shù)字合成的分頻方法，分頻公式：

分頻結果=來源頻率*N/（2N-1）

下面是對來源頻率進行分頻得到20kHz的OE信號的的大體VHDL語言：

…if cpeven and cp= '1'then

P<=q(31)；qn<=qn+6;

…q<=(qn(31) xor p) and not cp…

通過計數(shù)器的輸出q是將計數(shù)器q（31）作為上升、下降沿分頻，再將它和時鐘脈沖信號cp的反相作與運算，就可以得到所要的頻率。[2]

4.3幅值的程控

過對CD4051芯片A，B，C引腳的控制可以實現(xiàn)對幅值的衰減控制。參考程序如下：

…If fz'event and fz='1'then

out<=out+1;

ifelse out=\"111\" then

out<=\"000\";…

這就是一個循環(huán)計數(shù)器，當控制幅值的按鍵按下時輸出的值自動加1，加到最大值時開始重新循環(huán)[3]。

5 結果分析

焊接好芯片后就可以對對信號進行測試了，經(jīng)過對幅值，頻率和對示波器采集到數(shù)據(jù)的分析可知該信號源很好的完成了設計要求。在滿足了要求后，就可以把幾十萬個點的非周期信號寫入到ROM中，設定好是單循環(huán)或多循環(huán)就可以當作檢測系統(tǒng)的輪軌震動信號源了。

6 結論

本設計從信號的來源出發(fā)，并在此基礎上對信號進行了必要的處理，使信號在保留其特性的同時又可以滿足硬件設計的要求。在實現(xiàn)難易度和成本上都有著很大的優(yōu)勢。它的這兩個特點使其在實驗室環(huán)境下作為后面檢測平臺的信號采集源具有很大的優(yōu)點。但是由于CPLD其程序?qū)崿F(xiàn)的VHDL語言編制比較復雜，其智能型和對信號顯示的透明性實現(xiàn)難度大，這也是值得改進的地方，有待于繼續(xù)深入研究[4]。

參考文獻

[1] 王桂星. 一種低頻阻抗參數(shù)測量用程控正弦信號源.南通大學學報 ，2007；

[2] 史小波.基于FPGA的DDS信號源設計.電子工程師，2007；

[3] 龍镎.信號發(fā)生器類儀器自動檢定系統(tǒng)的軟件設計. 儀器與儀表 ，2007；

[4]Implementing CPLD-based interfaces for sensorsand actuators in amechatornics design course； Online manual. US. WindRiver Comp.