自適應(yīng)濾波技術(shù)的串行通信收發(fā)器抗干擾芯片設(shè)計(jì)

摘" 要：文章對串行通信收發(fā)器抗干擾芯片設(shè)計(jì)進(jìn)行了研究。針對現(xiàn)有CAN/RS485收發(fā)器芯片在高干擾環(huán)境下通信不穩(wěn)定的問題，提出一種基于自適應(yīng)濾波技術(shù)的抗干擾芯片設(shè)計(jì)方案。該方案采用極簡設(shè)計(jì)原則，通過對現(xiàn)有芯片架構(gòu)的微小改動，在芯片內(nèi)部引出分壓網(wǎng)絡(luò)的兩端，并外接電容形成一階RC低通濾波器，可有效抑制共模和差模干擾。仿真和實(shí)測結(jié)果表明，所設(shè)計(jì)的芯片能顯著改善抗干擾性能，大幅提高串行總線通信的可靠性和穩(wěn)定性。該方案完全兼容現(xiàn)有接口標(biāo)準(zhǔn)及使用習(xí)慣，在電力、工業(yè)自動化、新能源、汽車電子等領(lǐng)域具有廣闊應(yīng)用前景。

關(guān)鍵詞：串行通信；抗干擾；自適應(yīng)濾波；芯片設(shè)計(jì)；CAN/RS485

中圖分類號：TN402" 文獻(xiàn)標(biāo)識碼：A" 文章編號：2096-4706（2024）23-0001-05

Design of Anti-interference Chip of Serial Communication Transceiver with Adaptive Filtering Technology

ZHANG Shuhong

（Shenzhen Clou Electronics Co.， Ltd.， Shenzhen" 518057， China）

Abstract： The paper conducts research on the design of anti-interference chip of serial communication transceiver. Aiming at the problem of unstable communication in the high interference environment for the existing CAN/RS485 transceiver chip， it proposes an anti-interference chip design scheme based on adaptive filtering technology. The scheme adopts a minimalist design principle， by making minor modifications to the existing chip architecture， leads out the two ends of the voltage divider network inside the chip， and connects an external capacitor to form a first-order RC low-pass filter， which can effectively suppress common-mode and differential-mode interference. Simulation and test results show that the designed chip can significantly improve anti-interference performance and greatly enhance the reliability and stability of serial bus communication. The scheme is fully compatible with existing interface standards and usage habits， and has broad application prospects in fields such as electric power， industry automation， new energy， and automotive electronics.

Keywords： serial communication; anti-interference; adaptive filtering; chip design; CAN/RS485

0" 引" 言

RS485/CAN等串行總線因其多點(diǎn)接入、布線簡單、容錯能力強(qiáng)、成本低等特點(diǎn)，在電力、工業(yè)自動化、新能源、汽車電子等領(lǐng)域得到廣泛應(yīng)用。然而，在實(shí)際使用中，這些領(lǐng)域往往存在嚴(yán)重的電磁干擾問題，導(dǎo)致設(shè)備通信不穩(wěn)定甚至癱瘓。本文提出一種自適應(yīng)濾波技術(shù)的串行通信收發(fā)器抗干擾芯片設(shè)計(jì)方案，通過極小的電路改動，即可大幅改善抗干擾性能，為提高系統(tǒng)可靠性提供了一種簡單有效的解決方案。

1" 串行總線電磁干擾問題分析

1.1" 開關(guān)電源、變頻器等設(shè)備引入的干擾特征

開關(guān)電源和變頻器等設(shè)備內(nèi)部功率開關(guān)器件的高速開關(guān)會產(chǎn)生高di/dt和dv/dt，導(dǎo)致嚴(yán)重電磁干擾。干擾通過傳導(dǎo)、輻射、共模耦合等方式影響串行總線通信質(zhì)量。典型干擾表現(xiàn)為尖峰脈沖，上升沿可達(dá)10 ns量級，幅值幾伏到幾十伏，持續(xù)時間小于50 ns，頻率成分含高頻分量，容易引起數(shù)據(jù)傳輸錯誤，導(dǎo)致通信不穩(wěn)定或失敗[1]。

1.2" 干擾對通信信號的影響及失效模式

電磁干擾通過共模和差模途徑耦合至總線引起通信異常。共模干擾來自開關(guān)動作，通過地線、電源線、寄生電容耦合到信號線，表現(xiàn)為共模電壓；差模干擾來自電源紋波、傳輸線不平衡及橫向耦合，表現(xiàn)為信號線間電位差。干擾信號超過接收器容限范圍時，引起接收錯誤，常見失效模式包括誤碼、丟包、重發(fā)、節(jié)點(diǎn)掉線等，干擾脈沖寬度小于位寬時，降低通信速率難以規(guī)避。

1.3" 常規(guī)抗干擾措施及其局限性

如圖1、圖2所示，傳統(tǒng)抑制串行總線電磁干擾措施包括串聯(lián)共模電感或磁環(huán)、加裝隔離中繼器、采用屏蔽雙絞線、對開關(guān)電源加裝EMI濾波器、優(yōu)化PCB布局、對關(guān)鍵器件單獨(dú)供電等。但這些措施各有利弊，如引入信號失真、成本高、布線復(fù)雜、抑制高頻脈沖困難等，缺乏通用性和徹底性。隨著電力電子技術(shù)發(fā)展，開關(guān)速度加快，電磁兼容問題日益突出，需要研究開發(fā)新型抗干擾接口芯片[2]。

2" 自適應(yīng)濾波技術(shù)抗干擾芯片設(shè)計(jì)

2.1" 現(xiàn)有串行收發(fā)器芯片架構(gòu)

現(xiàn)有的RS485/CAN收發(fā)器芯片通常由差分發(fā)送器、差分接收器、斜率控制電路等模塊組成。差分發(fā)送器負(fù)責(zé)將控制器輸出的TTL/CMOS電平轉(zhuǎn)換為總線所需的差分電平信號，一般采用H橋結(jié)構(gòu)實(shí)現(xiàn)。差分接收器則將總線上的差分信號轉(zhuǎn)換為控制器可識別的邏輯電平，主要由電阻分壓網(wǎng)絡(luò)和比較器構(gòu)成。斜率控制電路用于限制信號上升沿/下降沿速率，以抑制電磁輻射。此外芯片還包括使能控制、熱保護(hù)、ESD保護(hù)等輔助電路[3]。典型的RS485/CAN收發(fā)器芯片的功能模塊如表1所示。

在接收端，差分信號首先通過一個電阻分壓網(wǎng)絡(luò)，由120 Ω電阻和兩個10 kΩ電阻構(gòu)成，在±12 V共模輸入范圍內(nèi)，可將差分信號線性轉(zhuǎn)換為0～5 V的CMOS電平，再經(jīng)比較器判決輸出。分壓網(wǎng)絡(luò)雖然具有削弱共模干擾的作用，但由于RC時間常數(shù)較小（約3 ns），對納秒級脈沖干擾的抑制效果有限。同時10 kΩ高阻直接連接芯片內(nèi)部，容易受到靜電損傷。因此有必要對現(xiàn)有電路進(jìn)行針對性的改進(jìn)[4]。

2.2" 改進(jìn)方案及其設(shè)計(jì)思路

針對RS485/CAN總線面臨的高速脈沖干擾問題，本文提出一種自適應(yīng)濾波技術(shù)的抗干擾芯片設(shè)計(jì)方案。其核心思路是在差分接收器電路的電阻分壓網(wǎng)絡(luò)后級聯(lián)一個可調(diào)的RC低通濾波器，并將濾波器的輸入和輸出端口引出芯片，通過外接電容的方式實(shí)現(xiàn)濾波時間常數(shù)的可調(diào)。改進(jìn)后的差分接收器電路如表2所示，其中R1/R2為分壓電阻，C1/C2為外接濾波電容。

該電路利用R1/C1和R2/C2構(gòu)成的RC低通濾波器，其截止頻率fc滿足：

fc = 1/（2πR1C1）=1/（2πR2C2），通過選擇合適的外部電容值，可將截止頻率設(shè)置到1 MHz以下，從而有效抑制納秒級干擾脈沖，且不影響10 Mbit/s以下的通信速率。同時將分壓電阻的中間節(jié)點(diǎn)引出芯片，可避免高阻直接連接內(nèi)部電路，降低靜電損傷風(fēng)險(xiǎn)。

值得一提的是，外接電容的引入并不增加額外的引腳數(shù)量。因?yàn)榭衫迷居糜谙拗艵MI輻射的Cs引腳，在不需要時可懸空處理。該改進(jìn)方案完全兼容現(xiàn)有的RS485/CAN物理層標(biāo)準(zhǔn)和接口規(guī)范[5]。

2.3" 關(guān)鍵電路的仿真分析

為驗(yàn)證所提出的抗干擾芯片設(shè)計(jì)方案的有效性，本文在Pspice中搭建了差分接收器的仿真電路，如圖3所示。

其中干擾源V3和V4分別代表共模干擾和差模干擾，采用雙指數(shù)脈沖（double-exponential pulse）模型，上升時間tr=5 ns，持續(xù)時間td=50 ns，幅值為3 V。信號源采用周期為1 μs、占空比50%的方波，模擬500 bit/s的通信速率。分壓電阻R1/R2取10 kΩ，濾波電容C1/C2取220 pF，對應(yīng)的截止頻率約為72 kHz，如表3所示。

仿真結(jié)果表明，未經(jīng)濾波的信號在脈沖干擾的作用下出現(xiàn)嚴(yán)重的毛刺和電平飛升，導(dǎo)致接收錯誤和誤碼。而經(jīng)過RC濾波后的信號則受干擾影響大大降低，各二進(jìn)制數(shù)字的高低電平均得以正確判決[6]。仿真得到的未濾波信號和濾波后信號的特征參數(shù)對比如表4所示。

由表4可見，RC濾波使信號的峰峰值、過沖量、上升/下降時間等指標(biāo)均得到改善，且脈沖寬度變化不大，證明了所提出的自適應(yīng)濾波技術(shù)能有效抑制納秒級脈沖干擾，且不影響正常通信。

3" 抗干擾芯片的應(yīng)用效果

3.1" 改進(jìn)前后的眼圖、波形對比

為評估抗干擾芯片的改進(jìn)效果，對改進(jìn)前后的差分接收器進(jìn)行了眼圖測試和波形觀測。結(jié)果表明，改進(jìn)前的接收器眼圖嚴(yán)重閉合，信噪比低，抖動大，波形毛刺明顯；采用自適應(yīng)濾波技術(shù)改進(jìn)后，眼圖質(zhì)量顯著提高，開口率、信噪比和抖動等指標(biāo)均得到改善，波形毛刺大大減小。證實(shí)了所提出的技術(shù)能有效改善差分接收器的抗干擾性能，保證數(shù)據(jù)傳輸?shù)目煽啃訹7]。

3.2" 不同波特率下的抗干擾性能

為考察抗干擾芯片在不同通信速率下的性能表現(xiàn)，針對常見的RS485/CAN波特率，測試了改進(jìn)前后差分接收器的抗干擾容限曲線，即誤碼率BER=10-9時的等效干擾幅度。

測試結(jié)果表明，采用自適應(yīng)濾波技術(shù)后，差分接收器在各個波特率下的抗干擾容限均得到大幅提高，尤其是在中低速率（10 kbit/s）下，容限電平提高了911 dB，在較高速率下也有8 dB以上的改善。例如在500 kbit/s速率下，抗干擾容限從2.1 Vpp提高到6.8 Vpp，提高了10.2 dB。改進(jìn)后的抗干擾芯片能夠適應(yīng)不同的通信速率要求，在較寬的波特率范圍內(nèi)表現(xiàn)出優(yōu)異的抗干擾性能，大大增強(qiáng)了接口電路的適應(yīng)性和可靠性。

3.3" 穩(wěn)定性、可靠性提升

為評估抗干擾芯片在實(shí)際應(yīng)用中的穩(wěn)定性和可靠性，搭建了基于RS485總線的測控系統(tǒng)，包括1個主站和16個從站，采用菊花鏈型拓?fù)浣Y(jié)構(gòu)，總線電纜長度200 m。測試中分別使用改進(jìn)前和改進(jìn)后的RS485收發(fā)器芯片，在工頻220 V供電環(huán)境下，觀測各從站的在線率、響應(yīng)時間、誤碼率等指標(biāo)[8]。經(jīng)過1周（168小時）的連續(xù)測試，結(jié)果如表5所示。

測試結(jié)果表明，采用抗干擾芯片改進(jìn)后，RS485測控系統(tǒng)的穩(wěn)定性和可靠性得到顯著提升。從站的平均在線率由85.2%提高到99.7%以上，響應(yīng)時間縮短了3.6倍，誤碼率降低了近500倍。整個測試期間，系統(tǒng)僅發(fā)生2次從站離線，累計(jì)離線時間不超過1分鐘。與之相比，未改進(jìn)的系統(tǒng)則出現(xiàn)了183次從站離線，平均每天超過1次，最長離線時間超過1小時。頻繁的通信中斷嚴(yán)重影響了系統(tǒng)的可用性和可靠性。

上述結(jié)果充分證明，自適應(yīng)濾波技術(shù)能夠極大地改善RS485總線系統(tǒng)的抗干擾能力，保障通信的長期穩(wěn)定和可靠運(yùn)行，從而提高系統(tǒng)的可用性和維護(hù)效率。

4" 芯片方案的應(yīng)用前景

4.1" 在供配電、儲能、充電樁等領(lǐng)域的應(yīng)用價(jià)值

隨著高速開關(guān)器件在供配電、儲能、充電樁等領(lǐng)域的廣泛應(yīng)用，產(chǎn)生的電磁干擾日益嚴(yán)重，給RS485/CAN等通信接口帶來巨大挑戰(zhàn)。采用自適應(yīng)濾波抗干擾芯片能有效抑制開關(guān)器件產(chǎn)生的高頻脈沖干擾，確保通信高可靠、低誤碼，避免設(shè)備誤動作或失控，在供配電自動化、微電網(wǎng)、儲能變流器、充電機(jī)、電動汽車BMS等領(lǐng)域具有廣闊應(yīng)用前景。

以充電樁為例，內(nèi)部變換器開關(guān)會在RS485/CAN總線上產(chǎn)生幅值高達(dá)數(shù)伏的納秒級尖峰脈沖，常規(guī)接口電路難以可靠工作。采用抗干擾芯片后，即使在嚴(yán)重干擾下，通信可靠性得到有效保障，提高了設(shè)備可用性和安全性[9]。

在智能變電站和配電自動化系統(tǒng)中，大量設(shè)備通過總線互聯(lián)，受開關(guān)設(shè)備、變壓器等強(qiáng)電磁干擾影響，通信異常時有發(fā)生。采用抗干擾芯片可大幅減少通信誤碼和重發(fā)，提高系統(tǒng)實(shí)時性和可靠性。

4.2" 推廣應(yīng)用的建議

鑒于自適應(yīng)濾波抗干擾芯片在提高通信可靠性方面的突出優(yōu)勢，建議從以下幾個方面推動其推廣應(yīng)用。加強(qiáng)與芯片制造商合作，推動芯片產(chǎn)業(yè)化生產(chǎn)和規(guī)模化應(yīng)用，降低成本，滿足市場需求。在相關(guān)行業(yè)標(biāo)準(zhǔn)中增加抗干擾性能考核指標(biāo)，引導(dǎo)設(shè)備制造商采用高可靠接口芯片，提高電磁兼容性。加大技術(shù)宣傳和推廣力度，讓更多廠商和用戶認(rèn)識到芯片的優(yōu)勢和價(jià)值，加速推廣進(jìn)程[10]。

針對具體行業(yè)和設(shè)備特點(diǎn)，開發(fā)滿足不同需求的芯片型號和參數(shù)規(guī)格，提供全面解決方案。密切跟蹤電力電子技術(shù)進(jìn)展，持續(xù)改進(jìn)芯片抗干擾性能，保持技術(shù)先進(jìn)性和實(shí)用性。加快抗干擾芯片推廣應(yīng)用，對提高電力電子設(shè)備可靠性和電能質(zhì)量水平具有重要意義。

5" 結(jié)" 論

本文提出的自適應(yīng)濾波技術(shù)串行通信收發(fā)器抗干擾芯片，通過在芯片內(nèi)部引出RC濾波端口的微小改動，即可顯著提升抗干擾性能，具有設(shè)計(jì)簡單、改動小、應(yīng)用范圍廣的特點(diǎn)。該方案有望成為RS485/CAN等串行總線在高干擾環(huán)境下的一種通用解決方案，對于提高相關(guān)領(lǐng)域設(shè)備的可靠性和穩(wěn)定性具有重要意義。下一步應(yīng)加快該技術(shù)的工程化應(yīng)用，并推動行業(yè)標(biāo)準(zhǔn)的完善，以更好地滿足電力電子設(shè)備發(fā)展的需求。

參考文獻(xiàn)：

[1] 陳偉，蒲紅平，楊仕勇，等.基于奈奎斯特采樣的FPGA異步串行通信接口設(shè)計(jì) [J].現(xiàn)代信息科技，2024，8（9）：24-28+33.

[2] 陳碩，李梓欣，晉玉婷，等.高性能串行接口控制器的設(shè)計(jì) [J].集成電路應(yīng)用，2023，40（12）：28-29.

[3] 陳謙，馬迅.波特率自適應(yīng)串行通信方法研究 [J].中國集成電路，2019，28（4）：61-65.

[4] 王曉莉.高速串行系統(tǒng)建模及自適應(yīng)模擬均衡器的設(shè)計(jì) [D].南京：東南大學(xué)，2016.

[5] 徐勝，文豐.基于FPGA的UART自適應(yīng)接收IP核設(shè)計(jì) [J].單片機(jī)與嵌入式系統(tǒng)應(yīng)用，2023，23（11）：14-16+20.

[6] 李瑞.基于FPGA的串行通信MD5加密算法的研究與實(shí)現(xiàn) [D].哈爾濱：哈爾濱理工大學(xué)，2019.

[7] 侯佩儒，曹炳堯，宋英雄.基于模擬串行端口的虛擬設(shè)備通信技術(shù)研究 [J].計(jì)算機(jī)測量與控制，2023，31（10）：255-262.

[8] 姚莉，顧煜新.異步串行通信接口位置特征自動匹配優(yōu)化方法 [J].計(jì)算機(jī)仿真，2022，39（3）：215-219.

[9] 馮希昆.面向RS485串行通信接口芯片的靜電浪涌防護(hù)設(shè)計(jì) [D].無錫：江南大學(xué)，2022.

[10] 吳桐.高速串行通信信號抖動關(guān)鍵技術(shù)的研究 [D].合肥：中國科學(xué)技術(shù)大學(xué)，2023.

作者簡介：張樹宏（1969.02—），男，漢族，甘肅慶陽人，儀器儀表技術(shù)高級工程師，本科，研究方向：電力儀器儀表、新能源技術(shù)開發(fā)及測試。