海上通信浮標的優(yōu)化設(shè)計

摘要：傳統(tǒng)VHF與北斗系統(tǒng)定位中存在精度不足、數(shù)據(jù)交互效率低的問題，基于此，文章設(shè)計了一種基于VHF與北斗系統(tǒng)技術(shù)的整合方案。該方案選用國產(chǎn)FPGA芯片，型號為PH1A90SFG484，能夠在短時間內(nèi)同時處理多個信號通道，大幅提升頻率測量準確性。實驗結(jié)果表明，該方案精度達到1×104 Hz，通過優(yōu)化接口設(shè)計，實現(xiàn)設(shè)備間的高效數(shù)據(jù)交互，為通信浮標設(shè)計提供有力支持。

關(guān)鍵詞：通信浮標；VHF；北斗系統(tǒng)

中圖分類號：TN967 文獻標志碼：A

0 引言

隨著海上資源開發(fā)、航向安全等需求的加大，傳統(tǒng)通信浮標系統(tǒng)展現(xiàn)出一定的局限性，在信息傳播精度、時效性方面都相對落后。為了更好地展現(xiàn)海上通信系統(tǒng)的國產(chǎn)化特征，本文研究以“100%國產(chǎn)化設(shè)計”為目標，整合VHF與北斗系統(tǒng)技術(shù)，并基于5G雙模PRU可編程實時處理單元執(zhí)行信號處理任務(wù)，以保證海上通信的質(zhì)量與反饋實時性，實現(xiàn)VHF/北斗系統(tǒng)與國產(chǎn)5G/PRU芯片的高度集成，提高海上通信穩(wěn)定性。

1 海上通信現(xiàn)狀分析

傳統(tǒng)的海上通信技術(shù)難以滿足當前需求，過于依賴VHF技術(shù)，存在通信范圍和數(shù)據(jù)承載限制，且時效性有待提高。此外，對進口芯片的過度依賴會導(dǎo)致斷供風險，國際海事衛(wèi)星的高服務(wù)費也影響了服務(wù)連續(xù)性，不同國家區(qū)域服務(wù)差異也存在問題。盡管現(xiàn)有的CMDSS填補了我國海上安全通信空白，但系統(tǒng)功能集成仍需進一步改進，存在傳遞鏈路冗長的問題，影響時效性。海上通信浮標設(shè)計功能單一，缺乏集成功能。2021年，北斗三號衛(wèi)星導(dǎo)航系統(tǒng)的建立雖然提高了定位和短報文通信能力，但國際認可度較低，需進一步加強國產(chǎn)通信設(shè)備的研發(fā)，完善雙模設(shè)計構(gòu)建5G網(wǎng)絡(luò)框架。

2 框架設(shè)計

本文設(shè)計了海上通信浮標框架，集成了北斗三號衛(wèi)星通信系統(tǒng)和VHF，主要技術(shù)包括：（1）增強VHF通信模塊。設(shè)計雙頻VHF收發(fā)器，提高通信兼容性和鏈路質(zhì)量的計算能力，增強自適應(yīng)性。（2）優(yōu)化北斗衛(wèi)星系統(tǒng)模塊。提高定位精度，實現(xiàn)浮標位置的實時定位，研究信息傳輸時效性，利用短報文功能提升信號傳輸效率和抗干擾性。（3）整合RPU芯片，實現(xiàn)VHF和北斗系統(tǒng)融合，硬件層面建立通信接口實現(xiàn)高速傳輸，軟件層面集成5GNR協(xié)議棧實現(xiàn)數(shù)據(jù)傳輸，使用PRU編程精細控制北斗信號質(zhì)量和VHF模塊，根據(jù)優(yōu)先級條件完成集成，保證信號傳輸安全?；谏鲜黾夹g(shù)，生成通信浮標框架如圖1所示，實現(xiàn)及時定位與信息發(fā)送。

3 國產(chǎn)芯片選型

隨著我國半導(dǎo)體芯片事業(yè)的發(fā)展，目前大部分企業(yè)已經(jīng)逐步突破進口芯片限制，研發(fā)支持自主編程、高通信效率、功能集成的芯片，推動了基站設(shè)備的更新?lián)Q代，在海上通信浮標應(yīng)用中取得了一定成就。目前，國產(chǎn)芯片在5G雙模PRU設(shè)計中取得了一定成就，部分芯片甚至成為行業(yè)代表，本文列舉了其中部分廠家的芯片類型及性能特征，如表1所示。

4 集成設(shè)計

4.1 VHF通信模塊

針對VHF通信模塊部分，本文選擇國產(chǎn)芯片

ECR8651，以實現(xiàn)點對點的通信。該模塊屬于高集成、高性能的射頻混頻器，具有可編程功能，提供MIXER·DA、AUXADC、AUXDAC等模塊與CPIO接口［1］。支持差分射頻（FDD）接口，與增益控制（MGC）接口，滿足大部分私有頻段與公網(wǎng)條件。具體技術(shù)規(guī)格如表2所示。

ECR8651芯片具有良好的噪聲系數(shù)線性度，滿足VHF通信單元的去噪需求。在下行鏈路子系統(tǒng)中，支持自動和手動增益控制，并通過SPI接口和GPIO實現(xiàn)北斗三號基帶功能控制。關(guān)鍵工作單元運行原理如下。

（1）時鐘輸入。ECR8651芯片支持2種時鐘源連接方式，一是時鐘源與XTALP引腳連接，XTALN引腳浮空；二是外部晶體直接連接XTALP和XTALN引腳，支持10 MHz～80 MHz頻段，并通過可編程電容陣列校準頻率誤差［2］。

（2）狀態(tài)機（ENSM）。該芯片的狀態(tài)機可以實時控制工作狀態(tài)，如睡眠、空閑和鏈路連接狀態(tài)，支持SPI或引腳控制模式。SPI控制模式通過SPI寄存器完成異步控制，可以直接或通過BBIC改寫控制。引腳控制模式主要控制ENABLE和TXNRX引腳，采用電平驅(qū)動實現(xiàn)功能。

（3）SPI接口。ECR8651芯片支持4線SPI接口，BBP通過串行總線協(xié)議設(shè)置參數(shù)。書寫命令時應(yīng)遵循32位或48位格式，前16位為總線方向、數(shù)據(jù)地址和字節(jié)數(shù)，后16/32位為指定寄存器地址。

（4）控制引腳?？刂戚斎胍_支持手動增益；控制輸出引腳通過BBP監(jiān)控收發(fā)器，實現(xiàn)系統(tǒng)運行狀態(tài)監(jiān)測和信息記錄，再由指針寄存器分配信息與引腳。同時，該芯片提供14個通用邏輯輸出引腳（GPO_0-GPO_13），實現(xiàn)對外設(shè)器件的綜合控制。

（5）輔助轉(zhuǎn)換器。ECR8651芯片AUXDAC共8個，電流驅(qū)動10 mA，可用于放大功率［3］。

4.2 北斗衛(wèi)星系統(tǒng)模塊集成

針對海上通信浮標的優(yōu)化設(shè)計，北斗衛(wèi)星系統(tǒng)建立基帶和射頻2個模塊，配合MCU處理器實現(xiàn)信息傳輸與定位功能。針對基帶模塊的設(shè)計，為保證信息在北斗衛(wèi)星與地面系統(tǒng)之間傳輸?shù)臅r效性和精準性，須保證無線電信號與數(shù)字信號之間轉(zhuǎn)換的流暢性［4］。

近年來，國產(chǎn)FPGA可編程邏輯器件取得突破性成就，針對此次北斗衛(wèi)星系統(tǒng)與VHF通信的整合，采用PH1A90SFG484可編程邏輯門陣列芯片，集成2組MIPI IO，擁有DPHY物理層支持。在信息采集時，須能夠直接通過MIPI接口進行圖像處理。力圖全志科技公司型號為T113-S3的微處理器與內(nèi)存保護單元（MPU），配備128 MB DDR3片上內(nèi)存，雙核Cortex-A7處理器+單核DSP；寧波奧拉半導(dǎo)體股份有限公司型號為Au5329的定時模塊，雙分數(shù)頻率轉(zhuǎn)換抖動衰減時鐘合成器，最多支持2個輸入時鐘，提供10個時鐘輸出；北京奕斯偉科技集團有限公司型號ECR8663RF的ITE，支持不同帶寬、調(diào)制方式以及多天線技術(shù)。

5 硬件框架與系統(tǒng)

針對硬件系統(tǒng)的設(shè)計，通信浮標系統(tǒng)分為4個部分：ARM、DSP、FPGA和電源管理系統(tǒng)。

5.1 ARM子系統(tǒng)

ARM子系統(tǒng)負責軟件、硬件參數(shù)設(shè)置和結(jié)果呈現(xiàn)。選用低功耗處理器，支持復(fù)雜數(shù)據(jù)緩存，并配置USB、以太網(wǎng)接口以確保數(shù)據(jù)傳輸?shù)臅r效性，配合FPGA和DSP系統(tǒng)完成信息處理任務(wù)。異常數(shù)據(jù)或報警信號經(jīng)檢測后，結(jié)果通過衛(wèi)星通信或VHF發(fā)送至終端。設(shè)計使用全志T113-S3處理器，內(nèi)置1720 kB分布式RAM，配備1024x600LVDS液晶屏，與其他子系統(tǒng)數(shù)據(jù)交互。

5.2 DSP子系統(tǒng)

DSP子系統(tǒng)負責數(shù)字信號解析和處理，根據(jù)業(yè)務(wù)需求進行計算，通過高速串行接口完成數(shù)據(jù)預(yù)處理，提高定位精度和通信質(zhì)量。通過SPI寄存器讀寫數(shù)據(jù)，與FPGA系統(tǒng)緊密結(jié)合，接收信號并將結(jié)果傳輸至ARM系統(tǒng)，支持240個數(shù)字信號處理單元［5］。

5.3 FPGA子系統(tǒng)

FPGA子系統(tǒng)負責轉(zhuǎn)換設(shè)備數(shù)據(jù)，包含多個接口模塊（如SPI、UART），具備高速帶寬和并行處理優(yōu)勢，繼承多類型內(nèi)存資源，直接連接帶寬，提高系統(tǒng)集成性，實現(xiàn)低延遲高速數(shù)據(jù)交換。設(shè)計使用PH1A90SFG484芯片，具體參數(shù)如表3所示。

5.4 電源管理子系統(tǒng)

為滿足FPGA系統(tǒng)在不同條件下的電壓需求，本文設(shè)計分布式管理方案，提供差異化電路，避免電源干擾。該芯片具備快速讀取和大容量優(yōu)勢，可直接與SPI接口相連，實現(xiàn)數(shù)據(jù)轉(zhuǎn)換。在海上通信浮標中，VHF與北斗系統(tǒng)整合時，設(shè)備連通依賴FPGA軟件，須預(yù)留波形下載接口，通過控制波形管理設(shè)備運行，便于后續(xù)嵌入式系統(tǒng)調(diào)試與測試。接口設(shè)計應(yīng)滿足JTAC標準，通過外部訪問點連接設(shè)備，并集成ESD保護二極管，防止靜電放電干擾和電子元件損壞，確保FPGC組件安全，如圖2所示。

6 實驗驗證

為驗證VHF與北斗衛(wèi)星導(dǎo)航系統(tǒng)整合技術(shù)方案的可行性，實驗?zāi)M了不同海上天氣和電磁環(huán)境條件，以檢驗浮標的各項指標。按照設(shè)計框架，首先在VHF和北斗通信模塊的天線部分創(chuàng)建實時監(jiān)測環(huán)境，配備網(wǎng)絡(luò)分析儀并預(yù)熱30 min，確保測量精度，指定1616 MHz頻點，并設(shè)計天線罩保護天線系統(tǒng)［6］。其次，搭建VHF和北斗系統(tǒng)模塊整合的實驗環(huán)境，使用DSC測試儀、船用電臺和手持設(shè)備測試環(huán)境。VHF發(fā)射信道中，F(xiàn)M與AM頻率保持在1×10-5以下，F(xiàn)M鄰道抑制控制在-55 dB以下；VHF接收信道中，F(xiàn)M和AM音頻功率控制在200 MW以上，音頻響應(yīng)在300～3000 Hz。北斗模塊方面，模擬RNSS、S頻段、L頻段的定位，配置岸基測試軟件、直流供電器和頻譜儀，要求誤碼率在1×10-5以下，通信成功率在80%以上。

針對該技術(shù)的應(yīng)用，具體測試結(jié)果如表4所示?？傮w來看，系統(tǒng)運行實際參數(shù)滿足指標限值，針對北斗定位精度，各測點精度均滿足10 m條件；冷啟動時間為23 s，低于指標值（45 s）；授時精度為16 ns，低于設(shè)計值（20 ns）；通信成功率達91%。

7 結(jié)語

本文提出了一種整合VHF與北斗系統(tǒng)的雙模芯片方案，采用國產(chǎn)集成芯片，支持SPI數(shù)據(jù)傳輸。在實驗室環(huán)境中，通過實時監(jiān)測系統(tǒng)參數(shù)，結(jié)果顯示發(fā)射和接收信道的實測值均在指標范圍內(nèi)，北斗系統(tǒng)的定位精度和短報文傳輸速率滿足設(shè)計要求。今后，科研人員須進一步研究5G信號干擾問題，提高射頻前端信號接收能力以保證靈敏度。

參考文獻

［1］步曉婷，沈榮成，楊煙臺.基于衛(wèi)星通信的無人機海上目標監(jiān)控應(yīng)用［J］.衛(wèi)星應(yīng)用，2024（1）：50-55.

［2］劉愛明，陳建玲，封園，等.基于光纖通信的總線技術(shù)在海上平臺的應(yīng)用［J］.中國修船，2023（6）：57-60.

［3］姜金智.淺談無線網(wǎng)絡(luò)通信在海上平臺的應(yīng)用及安全［J］.中國設(shè)備工程，2023（22）：10-12.

［4］繆從金.全球?qū)拵ㄐ畔到y(tǒng)在航海上的應(yīng)用［J］.信息系統(tǒng)工程，2023（8）：24-27.

［5］劉少芳.衛(wèi)星通信領(lǐng)域研究現(xiàn)狀與熱點前沿分析［J］.科學觀察，2023（4）：28-37.

［6］張維維，高金藝，鄭朝暉，等.海上信息安全保障中存在的問題及應(yīng)對策略［J］.水上安全，2023（7）：37-39.

Optimization design of maritime communication buoy： research on technology integration based on VHF and Beidou system

Abstract： There are problems with insufficient accuracy and low data exchange efficiency in traditional VHF and Beidou system positioning. Based on this， this article designs an integration scheme based on VHF and Beidou system technology. The scheme uses a domestic FPGA chip， model PH1A90SFG484， which can process multiple signal channels simultaneously in a short time， greatly improving the accuracy of frequency measurement. The experimental results show that the accuracy of the proposed scheme reaches 1×104 Hz. By optimizing the interface design， efficient data exchange between devices is achieved， providing strong support for the design of communication buoys.

Key words： communication buoy; VHF; Beidou system