ESD保護電路在HDMI板級信號完整性中的影響分析及其布局優(yōu)化研究

摘" 要： 為了解決HDMI接入ESD保護電路后信號完整性受破壞等問題，從器件的空間布局對HDMI信號完整性影響進行研究分析，同時考慮了瞬態(tài)電壓抑制（TVS）高頻寄生參數(shù)的影響，搭建了ESD放電模型和TVS高頻等效電路模型，并對其可靠性進行了驗證。從差分器件接入信號線旋轉(zhuǎn)角度和彼此間錯開距離研究其對信號完整性的影響，設(shè)計了25套不同夾角和4套不同錯開距離的板級模型，在不同特性的傳輸頻率下進行S參數(shù)仿真，并從中選取出垂直型、水平型、錯開型三種具有代表性的空間布局模型，利用有限元仿真得到差分信號線的S參數(shù)和眼圖。仿真結(jié)果表明，垂直型排布相比于其他兩種典型空間布局，回波損耗平均降低了248.1%，插入損耗平均降低了20.6%，眼圖的眼寬和眼高在三種空間布局中最大。研究成果為PCB靜電放電保護電路分析與設(shè)計提供了布局優(yōu)化指導(dǎo)。

關(guān)鍵詞： 靜電放電（ESD）； HDMI； 信號完整性； 空間布局優(yōu)化； 瞬態(tài)電壓抑制（TVS）； S參數(shù)； 有限元仿真

中圖分類號： TN702?34" " " " " " " " " " " " " " "文獻標(biāo)識碼： A" " " " " " " " " " " 文章編號： 1004?373X（2024）08?0068?07

Research on influence analysis and layout optimization of ESD protection circuits on signal integrity at HDMI board level

WANG Miao， LI Jiahao， TANG Hao， GUO Ya

（Key Laboratory of Advanced Process Control in Light Industry， Ministry of Education， School of Internet of Things Engineering，

Jiangnan University， Wuxi 214122， China）

Abstract： In order to solve the problem of signal integrity damage after HDMI is connected to ESD （electrostatic discharge） protection circuits， the effectegrity of HDMI signal is analyzed. Considering the influence of high?frequency parasitic parameters in transient voltage suppression （TVS）， the ESD discharge model and TVS high frequency equivalent circuit model are established and their reliability is verified. The influence on signal integrity was studied from rotation angle and staggered distance of differential device access signal lines. Twenty?five sets of plate?level models with different angles and four sets of different staggered distances are designed， and S?parameter simulation is carried out under different transmission frequencies with different characteristics. Three representative spatial layout models， vertical， horizontal， and staggered， are selected. The S?parameter and the eye chart of the difference signal line were obtained by means of the finite element simulation. The simulation results show that， compared with the other two typical spatial layouts， the return loss and insertion loss of the vertical layout are reduced by 248.1% and 20.6% on average. The eye width and eye height of the eye chart are the largest among the three spatial layouts. The results provide layout optimization guidance for the analysis and design of PCB electrostatic discharge protection circuits.

Keywords： ESD; HDMI; signal integrity; spatial layout optimization; TVS; S parameter; finite element simulation

0" 引" 言

高速電路板的靜電放電（ESD）保護是保證電子系統(tǒng)穩(wěn)定運行的基礎(chǔ)，目前電子系統(tǒng)的外部部件與內(nèi)部高速電路板一般有對應(yīng)的靜電防護措施，如機殼接地處理、絕緣材料隔離等[1]。而高速電路板接口部分一般需要獨立的靜電放電保護，常見措施是在高速信號線接ESD（Electro?Static Discharge）保護芯片或者接TVS（Transient Voltage Suppressor）保護電路[2]，后者相較于前者響應(yīng)速度更快，適合高速的小信號保護。ESD保護芯片使用串聯(lián)方式接入電路，對信號完整性影響小；而TVS保護電路多采用并聯(lián)接入，不合理的空間布局會對高速信號完整性產(chǎn)生破壞[3]。

在PCB板級靜電放電仿真和高速信號的信號完整性方面，國內(nèi)外學(xué)者做了大量的研究工作。例如，林漢念對系統(tǒng)級ESD魯棒性進行了研究，并就TVS位置對ESD抑制性能進行了實驗。但該實驗只研究了單端TVS與ESD抑制性能關(guān)系，并沒有考慮到TVS對傳輸線性能的影響[4]。V. Kuznetsov搭建了TVS等效模型，并針對該模型的ESD抑制能力進行了研究分析。但該模型只適用于低頻情況，其在高頻下的可靠性無法確定[5]。黃陽志就ESD保護電路對傳輸線的信號完整性影響進行了研究，但并未提出優(yōu)化ESD保護電路的設(shè)計方案，而是提出了一種新的電路模型進行改善[6]。李搏實現(xiàn)了一種系統(tǒng)級封裝的ESD保護電路，采用TVS管構(gòu)建合理的ESD電流泄放路徑，減少了對信號的干擾[7]，將TVS靜電防護推進到系統(tǒng)封裝級。該方案只適用于芯片封裝設(shè)計，無法針對PCB板級設(shè)計進行改善。

綜上所述，國內(nèi)外學(xué)者在ESD保護電路中對信號完整性進行了深入研究，但多數(shù)是針對單端低頻信號進行分析設(shè)計，還未有人研究過ESD保護電路對差分高速信號完整性的影響，尤其是HDMI高速差分信號總線，其對高頻信號完整性要求更高。

HDMI作為人體直接接觸的接口，極易產(chǎn)生靜電放電現(xiàn)象并威脅電路板[8]，而使用TVS管進行靜電防護則會對高速差分信號的完整性產(chǎn)生破壞。因此，研究如何在保證靜電防護下改善其信號完整性具有重要意義[9]。實際設(shè)計中，改變器件空間布局是一種便捷高效的優(yōu)化方法，因此研究TVS器件空間布局對HDMI總線的信號完整性影響則具有重要的工程意義[10]。

國內(nèi)外鮮有開展有關(guān)TVS管的空間布局對HDMI的信號完整性影響方面的研究，其他學(xué)者要么研究TVS電路對ESD抑制性能的影響，要么研究ESD保護芯片對信號完整性的影響[11]，鮮有考慮到高頻下TVS特性變化和對高速差分信號完整性的破壞。

針對該問題，本文研究ESD保護電路對HDMI板級信號完整性的影響，擬提出一種HDMI總線的ESD保護電路布局設(shè)計參考方法，在保證ESD的抑制性能下，最大程度地降低其對HDMI高速差分信號的信號完整性破壞。

1" TVS高頻模型搭建及ESD電路仿真

針對HDMI總線的高速差分信號完整性研究，需要考慮TVS管的高頻特性對差分信號的影響。利用半導(dǎo)體物理方法搭建TVS高頻數(shù)學(xué)模型，再以EC61000?4?2標(biāo)準(zhǔn)設(shè)計靜電放電模擬器，通過TVS高頻模型對靜電放電模擬器的抑制效果進行分析，驗證TVS高頻模型的可信度，以便后續(xù)將TVS高頻模型加入板級系統(tǒng)進行仿真分析[11?13]。

1.1" TVS高頻模型的建立

本文通過半導(dǎo)體物理估算方法建立一種TVS高頻數(shù)學(xué)模型，并使用SPICE（Simulation Program with Integrated Circuit Emphasis）搭建等效電路模型進行電路仿真。該方法不需要精確的TVS電氣參數(shù)，直接從物理模型推導(dǎo)而得[14]。瞬態(tài)二極管一般由齊納二極管組成，其高頻模型如圖1所示。

當(dāng)TVS正向?qū)〞r，PN結(jié)電氣特性類似于普通二極管，主要由串聯(lián)電阻（Rs）、寄生電感（Ls）、結(jié)電容（Cj）、擴散電導(dǎo)（Gd）和擴散電容（Cd）組成。通常TVS器件電壓低于結(jié)擊穿電壓，此時TVS不導(dǎo)通，僅有泄露電流（IR）通過，對外呈現(xiàn)高阻態(tài)；當(dāng)遇到靜電放電現(xiàn)象時，TVS器件兩端電壓瞬間上升，超過結(jié)擊穿電壓，此時擊穿電壓和擊穿電流之間的關(guān)系可以用擊穿電阻（Rz）描述，PN結(jié)通過放電回路釋放電荷。TVS對ESD干擾的抑制能力主要受器件的寄生電感、電阻影響，對首個靜電脈沖抑制效果明顯。故TVS高頻模型主要考慮寄生電感、串聯(lián)電阻、結(jié)電容的影響[15]。

1） 寄生電感（Ls）：主要由封裝引入的寄生串聯(lián)電感和管腳引線電感引起。假設(shè)走線電感的長度為l，直徑為d，其電感方程式描述為：

[Ls=200×10-9×l×2.3ln4ld-0.75] （1）

2） 串聯(lián)電阻（Rs）：主要是由導(dǎo)線電阻、金屬?重?fù)诫s的歐姆接觸電阻和體電阻組成，一般在中低頻情況下串聯(lián)電阻可以等效成導(dǎo)線電阻。設(shè)電阻率為ρ，導(dǎo)線長度為L，導(dǎo)線截面積為A，則電阻方程式描述為：

[Rs=ρLA] （2）

3） 結(jié)電容（Cj）：主要是TVS在空間耗盡區(qū)形成了平板電容。假設(shè)反向偏壓為UA，真空介電常數(shù)為ε0，導(dǎo)線截面積為A，則結(jié)電容方程式描述為：

[Cj=11.9Aε011.9ε00.4×10-41-UA121-UA12] （3）

結(jié)合常用的TVS管P6SMB6的參數(shù)進行參考設(shè)計，假設(shè)截面積為0.2 cm2的N型摻雜硅，非擊穿狀態(tài)下反向偏壓與HDMI信號電壓相等為5 V時，代入式（3）可知，結(jié)電容為25.6 pF。假設(shè)TVS管兩端引腳走線長度l=1 cm，d=0.15 cm，代入式（1）計算寄生電感Ls=15 nH。假設(shè)TVS管的導(dǎo)線電阻率為0.04 Ω·cm，導(dǎo)線長度為2 cm，導(dǎo)線截面積為0.2 cm2，代入式（2）計算串聯(lián)電阻[16]Rs=0.4 Ω 。

1.2" 靜電放電模型的建立

靜電放電主要產(chǎn)生于物體接觸過程中產(chǎn)生的電荷轉(zhuǎn)移，本質(zhì)是一種緩慢積累能量瞬間釋放的過程，其特點為持續(xù)時間極短，瞬間電壓極大，沒有ESD防護措施，會瞬間損壞電子元件或者系統(tǒng)[17?18]。靜電放電模擬器產(chǎn)生的靜電放電參數(shù)有著國際標(biāo)準(zhǔn)。IEC61000?4?2標(biāo)準(zhǔn)是模擬操作人員或物體接觸設(shè)備時產(chǎn)生的放電測試規(guī)范，該標(biāo)準(zhǔn)包含接觸放電和空氣放電兩種測試方法。

本文模擬人體接觸HDMI接口產(chǎn)生靜電放電現(xiàn)象，故測試方法采用接觸放電方法，直接在仿真軟件搭建靜電放電模擬器，對HDMI信號線進行放電電擊，其靜電放電模擬器應(yīng)滿足IEC61000?4?2標(biāo)準(zhǔn)[19]。基本指標(biāo)如表1所示。

表中：Im表示最大電流；tr表示上升時間；I30 ns表示30 ns時電流；I60 ns表示60 ns時電流。

本文采用電路仿真模型的建模方法搭建靜電放電電路模型，以便后續(xù)將該電路模型轉(zhuǎn)化為SPICE電路仿真代碼，并引入板級仿真軟件來驗證TVS高頻模型的合理性。從人體?金屬ESD電流波形標(biāo)準(zhǔn)出發(fā)，基于ADS （Advanced Design System）平臺搭建了如圖2所示的三電容電路模型[20]。該模型的特點就是通過C2、C3、C4三個自帶初始電壓的電容在不同的時間點進行放電，模擬IEC61000?4?2標(biāo)準(zhǔn)下的電流特征。其輸出電流能夠很好地滿足IEC61000?4?2標(biāo)準(zhǔn)的靜電放電電流波形參數(shù)，且在上升時間和峰值電流誤差方面也有很好的表現(xiàn)。

在ADS平臺上搭建了模型并進行仿真測試，模擬標(biāo)準(zhǔn)放電電壓4 kV的ESD槍，其仿真電流波形如圖3所示。圖中，瞬態(tài)峰值出現(xiàn)在0.68 ns，最大電流達到15 A，且后續(xù)30 ns和60 ns時電流也滿足IEC61000?4?2標(biāo)準(zhǔn)的ESD電流波形參數(shù)（分別達到了8 A和4 A），上升時間和峰值電流誤差范圍在5%以內(nèi)。仿真結(jié)果表明，該電路模型符合IEC61000?4?2標(biāo)準(zhǔn)。將三電容電路模型轉(zhuǎn)化為SPICE電路仿真代碼，聯(lián)合Sigrity進行后續(xù)的PCB板級靜電放電仿真以驗證TVS高頻模型的合理性。

1.3" TVS高頻模型及靜電放電模型仿真驗證

HDMI總線傳輸速率最高可達18 Gb/s，在如此高速的信號傳輸中進行ESD保護，尤其需要考慮ESD保護器件的高頻特性[21]。而上文搭建的TVS高頻模型需要驗證其在PCB板下對ESD仍有較好的靜電保護效果。

首先在Sigrity平臺上加載靜電放電槍SPICE模型。在PCB的HDMI接口上使用靜電放電槍模型進行放電仿真，從而得到其信號線的電流波形，如圖4所示。由圖4可知，該電流波形基本與ADS仿真下的相同，證明在PCB板級電路中，不加任何ESD保護電路時會發(fā)生明顯的靜電放電現(xiàn)象，HDMI接口電路會產(chǎn)生一個7 A大小的瞬態(tài)大電流，對HDMI芯片與接口電路相連接的電路產(chǎn)生極大危害。

將TVS高頻電路SPICE模型加入HDMI接口電路后，再進行靜電放電仿真，得到未加TVS時HDMI信號線電壓和加了TVS保護電路的HDMI信號線電壓，如圖5所示。當(dāng)HMDI信號線未加TVS二極管保護時，瞬態(tài)電壓在0.24 ns處達到最高14.8 V左右，遠(yuǎn)遠(yuǎn)大于HDMI信號高電平電壓5 V；而在加了TVS保護電路后最高瞬態(tài)電壓下降到6.3 V，最終電源在30 ns處基本穩(wěn)定在5 V?？梢?，該TVS高頻電路模型對標(biāo)準(zhǔn)靜電放電現(xiàn)象有著良好的抑制效果，基本使得靜電噪聲達到可控的程度。

上述仿真結(jié)果表明，該TVS高頻電路模型能較好地模擬TVS器件的電氣特性，在正常情況下對ESD有較好的抑制效果，且保留了TVS的高頻特性，為后續(xù)研究TVS保護電路對HDMI差分信號完整性影響提供支撐。

2" TVS空間布局仿真分析

一般而言，常見的HDMI驅(qū)動芯片的ESD保護較弱，需要外接ESD保護電路達到ESD保護的作用，但是保護器件帶來的寄生特性和空間特性會影響信號質(zhì)量，尤其是HDMI接口的高速差分信號。ESD保護器件的寄生特性是由其物理結(jié)構(gòu)決定，難以對其進行優(yōu)化；而由ESD保護器件的空間特性帶來的不良影響卻可以通過仿真分析進行優(yōu)化設(shè)計，將其降至最低。通過分析不同空間布局的差分信號在頻域下的S參數(shù)，可以知道哪種空間布局最優(yōu)，能夠有效地提高系統(tǒng)穩(wěn)定性[22?23]。

本文以TVS管接入差分信號線的旋轉(zhuǎn)角度和TVS管錯開的距離為變量，在保證其他參數(shù)不變的情況下，設(shè)計了29套板級系統(tǒng)進行高頻段S參數(shù)仿真，研究TVS管的空間布局對高速差分信號完整性的影響。最后再從中選取3種最具代表性的空間布局進行S參數(shù)仿真和眼圖分析。

在差分信號線左右兩側(cè)各接入一個TVS管，以正上方為起始點，步長45°進行旋轉(zhuǎn)，得到0°、45°、90°、135°、180°五種旋轉(zhuǎn)角度，左右兩側(cè)共25種空間布局進行S參數(shù)仿真。以主流的1 920×1 080像素視頻傳輸頻率為例，36位真彩色，120 Hz刷新率，HDMI單通道傳輸一個RGB位，故單通道傳輸頻率是總傳輸頻率的[13]，即1 920×1 080×36×120÷3=2.78 GHz。旋轉(zhuǎn)角度影響最大的是回波損耗，其25種空間布局下的回波損耗三維圖如圖6所示。

圖6中，旋轉(zhuǎn)角度最大值為180°時，回波損耗為-14.2 dB，旋轉(zhuǎn)角度最小值為90°時，回波損耗為-21.8 dB，最終體現(xiàn)在回波損耗性能提升239.1%，反射損耗值由19.3%下降到8%。

以兩側(cè)TVS管向外旋轉(zhuǎn)90°為基礎(chǔ)布局，并以兩側(cè)TVS管的水平中心錯開距離為變量進行S參數(shù)仿真，錯開距離分別為0 mil、22 mil、44 mil、66 mil。仿真S參數(shù)如圖7所示。由圖可以看出來S參數(shù)基本沒有較大的變化，即在2.78 GHz頻段處，TVS管空間布局在錯開距離方面對信號完整性的影響較小，基本忽略不計。

為了給PCB設(shè)計者提供合理高效的參考設(shè)計，從上面29種不同空間布局中選取3種最具代表性的布局進行全頻段S參數(shù)仿真和眼圖分析，將TVS管空間布局分為三類，即：垂直型排布（旋轉(zhuǎn)角0°）、水平型排布（旋轉(zhuǎn)角90°）、錯開型排布（錯開距離44 mil），如圖8所示。

TVS高頻模型下，3種不同空間布局的傳輸線S參數(shù)如圖9所示。以2K視頻傳輸?shù)臉?biāo)準(zhǔn)頻率點2.78 GHz為參考，垂直型、水平型、錯開型排布回波損耗分別為-23.2 dB、-15.3 dB、-15.6 dB，垂直型排布相較于另外兩種排布，回波損耗降低了248.1%。而3種排布下的插入損耗值分別為垂直型-2.1 dB、水平型-3.7 dB和錯開型-3.5 dB。垂直型相比于水平型和錯開型在標(biāo)準(zhǔn)頻率點下傳輸性能更好，相比于后兩者插入損耗分別降低了20.6%和18.5%。最后近端串?dāng)_值分別為垂直型-71.2 dB、水平型-46.4 dB和錯開型-45.9 dB，三者的串?dāng)_值相較于傳輸值占比不到0.5%，對于信號完整性影響忽略不計。

為了研究空間布局在其他常見頻段的S參數(shù)情況，以4K視頻分辨率進行計算分析，分辨率頻率為3 840×2 160×24×60÷3=3.7 GHz，垂直型、水平型、錯開型排布回波損耗分別為-17.3 dB、-9.8 dB、-11.9 dB，垂直型排布相較于另外兩種排布回波損耗分別降低了238%、186%。而3種排布的插入損耗值分別為垂直型-4.3 dB、水平型-6.4 dB和錯開型-5.1 dB，垂直型的插入損耗相較于后兩者分別降低了27%、10%。最后垂直型的串?dāng)_值僅占比傳輸值的4%，而其他兩種布局不足1%。相較于回波損耗對信號完整性的影響，串?dāng)_值對信號完整性的影響可忽略不計。

將從Sigrity平臺得到的三種空間布局S參數(shù)導(dǎo)入ADS進行聯(lián)合仿真，以主流2K視頻傳輸?shù)臉?biāo)準(zhǔn)頻率2.78 GHz為例，得到對應(yīng)三種空間布局的眼圖。從圖10所示的三種不同的空間排布眼圖可以看到，錯開型排布的眼圖電壓噪聲的信噪比達到了6.2 dB，另外兩者基本沒有噪聲。垂直、水平、錯開三種排布的眼寬和眼高分別是175 ps、159 ps、164 ps和1.92 V、1.90 V、1.85 V，可以看出垂直型排布下的眼圖展開更大且眼圖跳變沿的交叉點更為集中，占空比上下區(qū)域比例更為對稱，最終呈現(xiàn)的傳輸效果最好。

3" 結(jié)" 語

為了解決HDMI使用TVS進行靜電保護時會對信號完整性產(chǎn)生破壞的問題，本文考慮了TVS高頻特性影響，搭建了TVS高頻電路模型并對其ESD抑制性能進行了驗證。再從TVS高頻模型的空間布局層次進行研究分析，以旋轉(zhuǎn)角度和錯開距離為變量，設(shè)計了29種不同的空間布局進行S參數(shù)仿真，從中選取了3種最具有代表性的TVS空間布局，并對其S參數(shù)和眼圖進行仿真分析。仿真結(jié)果表明，在該高頻模型下3種空間布局以垂直型排布信號參數(shù)性能最好，相較于其他兩種布局，回波損耗降低了248.1%，插入損耗降低了20.6%和18.5%；也表明垂直型排布眼圖的信噪比、眼寬、眼高也優(yōu)于另外兩種布局。表明在設(shè)計HDMI的TVS靜電放電保護電路時，采用垂直型空間布局可以有效減少對高速差分信號的完整性破壞，為TVS靜電保護電路研究提供了可靠的高頻模型，改善了HDMI差分信號完整性思路，在靜電放電和差分信號完整性研究領(lǐng)域具一定的應(yīng)用價值。

參考文獻

[1] 桑健，趙陽，高翔，等.基于結(jié)構(gòu)處理的電子設(shè)備ESD防護方法研究[J].南京師范大學(xué)學(xué)報（工程技術(shù)版），2017，17（4）：1?6.

[2]" 段樂妮.用于存儲器接口的ESD研究與設(shè)計[D].西安：西安電子科技大學(xué)，2020.

[3] PANDEY A K. SI?PI analysis and compliance test of HDMI 1.4 b serial channel with IBIS?AMI [C]// 2016 IEEE 25th Conference on Electrical Performance of Electronic Packaging and Systems （EPEPS）. [S.l.]： IEEE， 2016： 71?74.

[4] LIN H N， HUANG J Y， HUANG Y C， et al. Analysis of PCB return path configuration effect on Transient ESD Suppression [C]// 2019 Joint International Symposium on Electromagnetic Compatibility， Sapporo and Asia?Pacific International Symposium on Electromagnetic Compatibility. [S.l.]： IEEE， 2019： 214?217.

[5] KUZNETSOV V， KECHIEV L. Charged board model ESD simulation for PCB mounted MOS transistors [J]. IEEE transactions on electromagnetic compatibility， 2015， 57（5）： 947?954.

[6] HUANG Y C， WU T L， CHEN C H. Investigation of signal integrity issues in multi?path electrostatic discharge protection device [C]// IEEE Symposium on Electromagnetic Compatibility amp; Signal Integrity. Santa Clara， CA， USA： IEEE， 2015： 187?192.

[7] 李搏，李健壯，干旭春，等.一種系統(tǒng)級封裝的ESD保護技術(shù)[J].微電子學(xué)，2021，51（2）：211?215.

[8] 耿建平，何學(xué)良.高清多媒體接口的靜電放電保護設(shè)計[J].測控技術(shù)，2012，31（11）：127?130.

[9] 周智勇.用于確保信號完整性的ESD保護器件新結(jié)構(gòu)[J].電子產(chǎn)品世界，2009，16（12）：58?60.

[10] 黃慶敏，羅鍵.HDMI接口標(biāo)準(zhǔn)及應(yīng)用設(shè)計[J].電視技術(shù)，2007（2）：32?34.

[11] 潘廷哲，張國鋼，徐由檔，等.多路高速同步數(shù)據(jù)采集系統(tǒng)的信號完整性仿真與優(yōu)化設(shè)計[J].電測與儀表，2020，57（1）：136?140.

[12] 呂衛(wèi)民，胡冬，馬靜華，等.考慮寄生參數(shù)的集成電路ESD損傷仿真方法[J].北京航空航天大學(xué)學(xué)報，2011，37（9）：1100?1104.

[13] 陳強，徐可，陳真真，等.基于TLP建模的系統(tǒng)級靜電放電效應(yīng)仿真[J].強激光與粒子束，2019，31（10）：51?54.

[14] 劉素玲，段平光，李霞，等.靜電放電模擬器電路建模分析[J].電波科學(xué)學(xué)報，2009，24（6）：1172?1176.

[15] WONG S， HU C， CHAN S. SPICE" macro model for the simulation of zener" diode" current?voltage characteristics [J]. IEEE circuits and devices magazine， 1991， 7（4）： 9?12．

[16] 羅廣孝，崔翔，張衛(wèi)東，等.TVS靜電抑制器等效電路參數(shù)估算及應(yīng)用[J].中國電機工程學(xué)報，2013，33（16）：204?211.

[17] KER M D， HSIAO Y W. On?chip ESD protection strategies for RF circuits in CMOS technology [C]// 2006 8th International Conference on Solid?State and Integrated Circuit Technology Proceedings. Shanghai： IEEE， 2023： 17?21.

[18] LIN L， WANG X， TANG H， et al. Whole?chip ESD protection design verification by CAD [C]// 2015 28th IEEE International System?on?Chip Conference （SOCC）. Beijing： IEEE， 2009： 1680?1683.

[19] 舒曉榕，徐曉英，劉鵬宇，等.ESD模擬器全波模型的仿真與驗證[J].自動化與儀表，2019，34（7）：73?79.

[20] 蘆俊.靜電發(fā)生器電路級仿真模型的建立及驗證[D].湘潭：湘潭大學(xué)，2020.

[21] 嚴(yán)傳高，張乘浩，劉馬良，等.HDMI高速顯示數(shù)據(jù)接口技術(shù)[J].微納電子與智能制造，2020，2（2）：105?111.

[22] 王楚哲，蘇成悅，李增，等.基于Sigrity在SDIO板級信號完整性仿真分析與優(yōu)化[J].計算機測量與控制，2022，30（3）：204?210.

[23] 李俊杰，曹旭東，梁華慶，等.HDMI高清音視頻系統(tǒng)的高速PCB的研究及實現(xiàn)[J].電視技術(shù)，2016，40（12）：34?39.

作者簡介：王" 淼（1999—），女，江蘇徐州人，碩士研究生，研究方向為電子與信息器件、電路信號完整性分析。

李嘉豪（1999—），男，湖南人，碩士研究生，研究方向為植物表型設(shè)備研發(fā)。

湯" 浩（1995—），男，貴州遵義人，博士研究生，研究方向為生物傳感器研發(fā)及生物特征信息提取。

郭" 亞（1977—），男，安徽人，博士，教授，博士生導(dǎo)師，研究方向為系統(tǒng)建模與控制、大數(shù)據(jù)分析、傳感器與儀器。