面向低軌衛(wèi)星的低資源大帶寬自適應(yīng)成形濾波設(shè)計

摘 要：由于低軌衛(wèi)星通信過程中信號電平動態(tài)變化較大，為了提高信道利用率系統(tǒng)需要根據(jù)通信鏈路情況自動控制傳輸速率。為保證系統(tǒng)通信不中斷，滿足實時通信的需求，提出了一種面向低軌衛(wèi)星的低資源大帶寬新型成形濾波器設(shè)計方法，該方法采用并行多相級聯(lián)積分梳狀（Ｃａｓｃａｄｅ Ｉｎｔｅｇｒａｔｏｒ Ｃｏｍｂ，ＣＩＣ）濾波器的方式設(shè)計成形濾波器，能夠?qū)崿F(xiàn)幾百ｋＨｚ 至幾百ＭＨｚ 大帶寬信號的成形，解決高、中、低速信號自適應(yīng)連續(xù)成形濾波問題。相比傳統(tǒng)成形濾波器的高速信號處理能力提高了８ 倍，能節(jié)省乘法器資源９５％ 以上，適應(yīng)低軌衛(wèi)星通信場景下星載處理使用。仿真結(jié)果表明該濾波器對信號的成形效果和帶外抑制情況與傳統(tǒng)濾波器幾乎一致。

關(guān)鍵詞：低軌衛(wèi)星；多相濾波；級聯(lián)積分梳狀濾波器；自適應(yīng)成形濾波

中圖分類號：ＴＮ９２７ 文獻標志碼：Ａ 開放科學(xué)（資源服務(wù)）標識碼（ＯＳＩＤ）：

文章編號：１００３－３１１４（２０２４）０４－０７５０－０８

０ 引言

數(shù)字成形濾波器在通信系統(tǒng)中起著非常重要的作用，它可以限制發(fā)射信號的帶寬、減少碼間串?dāng)_，能夠?qū)⑿盘柕拇蟛糠帜芰肯拗圃趲拑?nèi)。在低軌衛(wèi)星通信中，由于雙方距離變化、障礙物遮擋、雨衰等影響［１－３］，接收端接收到的信號電平會有數(shù)十ｄＢ 的變化。這會導(dǎo)致在信道條件好時，接收端可以接收幾百ＭＨｚ 的信號；而信道條件差時，接收端的接收能力僅為幾百ｋＨｚ。為了適應(yīng)信道條件的變化，需要成形濾波器能夠?qū)Ω?、中、低速各種信號進行成形［４－５］。

在高速信號成形時，信號本身的速率可能超過芯片的處理時鐘，需要采用并行成形進行處理［６－７］，傳統(tǒng)的并行成形濾波器利用空間資源換取時間資源，導(dǎo)致芯片的資源消耗較多。文獻［８－１０］介紹了使用現(xiàn)場可編程門陣列（Ｆｉｅｌｄ-Ｐｒｏｇｒａｍｍａｂｌｅ ＧａｔｅＡｒｒａｙ，ＦＰＧＡ）芯片實現(xiàn)多相結(jié)構(gòu)的濾波器，此多相濾波器消耗較少的資源即可實現(xiàn)高速信號濾波處理，但處理低速信號時會消耗大量資源。文獻［１１－１２］均提出了對稱系數(shù)多相結(jié)構(gòu)非遞歸型濾波器（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ，ＦＩＲ）濾波器的設(shè)計方法，該類方法可以節(jié)?。担埃?的資源。

使用多相結(jié)構(gòu)成形濾波器處理中低速信號成形時，隨著信號速率降低，消耗的芯片資源越來越多，尋找合適的濾波器是解決高、中、低速信號整體成形的關(guān)鍵。文獻［１３］使用多相混頻器與級聯(lián)積分梳狀（Ｃａｓｃａｄｅ Ｉｎｔｅｇｒａｔｏｒ Ｃｏｍｂ，ＣＩＣ）濾波器級聯(lián)的方式實現(xiàn)數(shù)字下變頻器，大幅節(jié)省ＦＰＧＡ 芯片資源。ＣＩＣ 濾波器［１４－１６］無需濾波器系數(shù)和乘法器就能夠?qū)崿F(xiàn)內(nèi)插濾波，當(dāng)多級ＣＩＣ 濾波器級聯(lián)時可以得到更好的銳化效果和抑制作用［１７－１８］。

針對高速信號不易數(shù)字成形的問題，提出了一種并行多相的成形濾波器結(jié)構(gòu)，利用該結(jié)構(gòu)能夠?qū)Ω哂诔尚螢V波器工作時鐘的信號進行成形。同時為兼容低速信號成形，解決低速信號成形時消耗乘法器過多的問題，研究多相濾波與ＣＩＣ 濾波級聯(lián)的方式構(gòu)造成形濾波器，改進ＣＩＣ 濾波器的基本結(jié)構(gòu)，改善通帶特性，增加阻帶抑制，提出了一種低資源成形濾波器的設(shè)計方法，通過該方法設(shè)計的成形濾波器可以適應(yīng)幾百ｋＨｚ 到幾百ＭＨｚ 信號帶寬變化，實現(xiàn)低軌衛(wèi)星信道條件快速變化情況下，對高、中、低速各種信號的自適應(yīng)成形濾波，保證系統(tǒng)正常通信，同時能夠解決資源消耗大問題。

１ 成形濾波原理

成形濾波有兩個重要作用，一是限制傳輸信號帶寬，增加帶寬利用率；二是減小碼間串?dāng)_，提高接收端解調(diào)性能。很多低通濾波器都可以作為成形濾波器，其中理想低通濾波器的帶寬利用率最高，而且其碼間串?dāng)_抑制也很好。理想低通濾波器的沖激函數(shù)為：

式中：Ｔｓ 為每個符號的周期，由于理想型低通濾波器的邊沿是垂直陡降的，在現(xiàn)實中很難實現(xiàn)，因此采用升余弦的沖激函數(shù)實現(xiàn)低通濾波器，該濾波器可以使信號邊緣緩慢下降，適當(dāng)增加濾波器帶寬，能夠?qū)崿F(xiàn)無碼間串?dāng)_傳輸。升余弦低通濾波器的沖激函數(shù)為：

式中：α 為滾降系數(shù)，０ ＜α＜１，當(dāng)α ＝ ０ 時，ｈα（ｔ）＝ｈ（ｔ），即升余弦低通濾波器等效理想低通濾波器。升余弦濾波器的邊緣隨著α 變大而變緩，同時信號帶寬變寬。在實際工程中綜合考慮解調(diào)性能與帶寬利用率，滾降系數(shù)α 的選取范圍為［０． １５，０． ３５］。

成形濾波除了要設(shè)計一個合適的低通濾波器外，還需要對即將成形的原始數(shù)據(jù)進行內(nèi)插處理。原始數(shù)據(jù)經(jīng)過Ｎ 倍內(nèi)插零后與升余弦低通濾波器進行卷積運算，插零倍數(shù)為：

式中：ｆＤＡＣ 為數(shù)模轉(zhuǎn)換器（Ｄｉｇｉｔａｌ ｔｏ ＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ，ＤＡＣ）的工作頻率，ｆｓ 為信號的符號率。

由于ＤＡＣ 工作頻率的限制和實現(xiàn)成形濾波器資源限制，一般結(jié)構(gòu)的成形濾波器無法完成低至幾百ｋＨｚ 信號、高至幾百ＭＨｚ 信號的成形濾波。通過設(shè)計并行多相結(jié)構(gòu)成形濾波器，解決高速信號的成形濾波問題；設(shè)計多相級聯(lián)ＣＩＣ 成形濾波器，解決高速信號的成形濾波問題；設(shè)計控制多相級聯(lián)ＣＩＣ 成形濾波器系數(shù)抽頭的方法，實現(xiàn)從幾百ｋＨｚ 到幾百ＭＨｚ 的大帶寬信號自適應(yīng)成形濾波。

２ 低資源大帶寬自適應(yīng)成形濾波設(shè)計

２． １ 并行多相結(jié)構(gòu)成形濾波器設(shè)計

利用多相結(jié)構(gòu)實現(xiàn)成形濾波器可以降低濾波器的工作頻率和實現(xiàn)難度，提高了數(shù)據(jù)處理的速率。下面對Ｍ 階濾波系數(shù)進行Ｋ 元多相結(jié)構(gòu)濾波器推導(dǎo)。

任何Ｍ 階濾波系數(shù)ｈ（ｎ）經(jīng)ｚ 變換后都可以分解為：

Ｈ（ｚ）＝ ｈ（０）＋ｈ（１）ｚ－１ ＋ｈ（２）ｚ－２ ＋…＋ｈ（Ｍ－１）ｚ－Ｍ＋１。（４）

由式（４）可得：

多相結(jié)構(gòu)成形濾波器對低速信號成形濾波時，可按組循環(huán)調(diào)用Ｈ０（ｚ８）～ Ｈ７（ｚ８）系數(shù)，串行運算，達到節(jié)省乘法器資源、加法器資源和降低功耗的目的。處理高速信號成形濾波時，可采用多相結(jié)構(gòu)成形濾波器，并行運算，在不增加乘法器和加法器等資源的情況下，提高處理能力。本文設(shè)計的并行多相結(jié)構(gòu)成形濾波器并行路數(shù)為８ 路（Ｋ ＝ ８），相比傳統(tǒng)濾波器可提高８ 倍處理能力。

２． ２ 多相級聯(lián)ＣＩＣ 成形濾波器設(shè)計

設(shè)計成形濾波器時，當(dāng)ＤＡＣ 采樣頻率一定時，信號速率與濾波器系數(shù)數(shù)量成反比關(guān)系。在實際數(shù)字系統(tǒng)中，一個成形濾波器需要適應(yīng)高、中、低速多種信號，濾波器系數(shù)應(yīng)以最低速信號的采樣倍數(shù)進行設(shè)計，其他高速信號成形時從濾波器系數(shù)集合中抽取系數(shù)使用。隨著處理信號速率的降低，成形濾波器系數(shù)的個數(shù)將增加，實現(xiàn)成形濾波器所用資源數(shù)量呈倍數(shù)升高。本節(jié)研究多相結(jié)構(gòu)成形濾波與ＣＩＣ 濾波級聯(lián)的方法，解決高中低速各種信號的成形問題，同時研究ＣＩＣ 多級級聯(lián)對內(nèi)插鏡像的抑制。

ＣＩＣ 濾波器結(jié)構(gòu)簡單、擴展容易，只需加法計算即可實現(xiàn)高速內(nèi)插后的抗混疊、抗鏡像濾波。ＣＩＣ濾波器由積分器和梳狀濾波器級聯(lián)構(gòu)成，其沖擊響應(yīng)函數(shù)為：

式中：Ｒ 為ＣＩＣ 濾波器的內(nèi)插因子。沖擊響應(yīng)函數(shù)經(jīng)過ｚ 變換得到：

式中：ＨＣＩＣ＿Ｃ（ｚ）為梳狀濾波器，ＨＣＩＣ＿Ｉ（ｚ）為積分器。

ＣＩＣ 濾波器由梳狀濾波器和積分器級聯(lián)構(gòu)成，當(dāng)梳狀濾波器在前、積分器在后組成為ＣＩＣ 內(nèi)插濾波器結(jié)構(gòu)，如圖３ 所示。

為解決高、中、低信號統(tǒng)一成形濾波問題，設(shè)計多相成形濾波與ＣＩＣ 濾波級聯(lián)的新型濾波器結(jié)構(gòu)，并對ＣＩＣ 濾波器的基本結(jié)構(gòu)進行改進，增加阻帶抑制。高速信號成形時僅使用多相成形濾波，中低速信號成形時使用多相成形濾波與ＣＩＣ 濾波級聯(lián)，級聯(lián)結(jié)構(gòu)如圖４ 所示。

圖中，Ｒ 為需要內(nèi)插的倍數(shù)，取值為｛１，２，…，ｎ｝的正整數(shù)。當(dāng)Ｒ ＝ １ 時，該級聯(lián)濾波器對最高速的信號進行濾波；當(dāng)Ｒ ＝ ｎ 時，該級聯(lián)濾波器對最低速的信號進行濾波，ｎ 的取值根據(jù)系統(tǒng)需求確定。

該結(jié)構(gòu)濾波器處理高、中、低不同信號時，由于多相結(jié)構(gòu)成形濾波器的處理頻率與ＤＡＣ 器件的采樣頻率不一致，會引入鏡像雜波，雖然通過在后端級聯(lián)ＣＩＣ 濾波器對雜波進行抑制，但是級聯(lián)不同的ＣＩＣ 濾波器對雜波抑制也不相同。為到達更好的雜波抑制效果，ＣＩＣ 濾波器的梳狀器ＨＣＩＣ＿Ｃ（ｚ）和積分器ＨＣＩＣ＿Ｉ（ｚ）采用多級級聯(lián)方式實現(xiàn)。

３ 仿真及資源分析

３． １ 仿真分析

以對４５ Ｍｓｐｓ 信號成形濾波為例，分別對多相結(jié)構(gòu)成形濾波器、多相級聯(lián)ＣＩＣ 成形濾波器的成形效果、雜波抑制情況進行仿真，同時為了仿真成形系數(shù)抽取、ＣＩＣ 濾波器級數(shù)對成形效果、雜波抑制的影響，設(shè)置了７ 種組合結(jié)構(gòu)。仿真參數(shù)如表１ 所示，成形濾波器組合結(jié)構(gòu)如表２ 所示。

按照表１ 給出的仿真參數(shù)進行全系數(shù)多相成形濾波、部分系數(shù)多相成形濾波、部分系數(shù)多相級聯(lián)全通成形濾波器、部分系數(shù)多相級聯(lián)ＣＩＣ（一級）成形濾波器對４５ Ｍｓ／ ｓ 信號進行了成形仿真，仿真結(jié)果如圖５ 所示。圖５（ａ）為全系數(shù)多相成形濾波器，帶外抑制４０ ｄＢ 以上，不會產(chǎn)生雜波；圖５（ｂ）為部分系數(shù)多相成形濾波器，帶外抑制約２０ ｄＢ，產(chǎn)生較大雜波；圖５（ｃ）為部分系數(shù)多相級聯(lián)全通成形濾波器，帶外抑制約４０ ｄＢ，與部分系數(shù)多相成形濾波器相比，雜波多抑制約２０ ｄＢ，此時雜波已近較??；圖５（ｄ）為部分系數(shù)多相級聯(lián)ＣＩＣ（一級）成形濾波器，帶外抑制約４０ ｄＢ，雜波抑制較明顯，帶外抑制情況與圖５（ｃ）所示的濾波方法相近。通信系統(tǒng)中的發(fā)射機由于受功放影響，發(fā)送信號的載噪比一般約３０ ｄＢ，因此除圖５（ｂ）所示的濾波方法外，其他３ 種濾波方法均能夠滿足通信系統(tǒng)要求。

由于多級ＣＩＣ 濾波器具有良好的帶外抑制作用，對１ ～ ４ 級ＣＩＣ 濾波效果進行了仿真，仿真結(jié)果如圖６ 所示。圖６（ａ）為部分系數(shù)多相級聯(lián)ＣＩＣ（一級）成形濾波器的雜波抑制效果仿真圖，相比圖５（ｂ）雜波多抑制約１５ ｄＢ，此時雜波雖然不影響通信系統(tǒng)工作，但還比較明顯；圖６（ｂ）為部分系數(shù)多相級聯(lián)ＣＩＣ（二級）成形濾波器的雜波抑制效果仿真圖，在圖６（ａ）基礎(chǔ)上對雜波又多抑制約１０ ｄＢ，此時雜波比主載波?。罚?ｄＢ 以上；圖６（ｃ）和圖６（ｄ）分別為部分系數(shù)多相級聯(lián)ＣＩＣ（三級）成形濾波器和部分系數(shù)多相級聯(lián)ＣＩＣ（四級）成形濾波器的雜波抑制效果仿真圖，從雜波抑制效果上來說，圖６（ｃ）和圖６（ｄ）已沒有區(qū)別，實現(xiàn)了雜波的完全抑制。

在實現(xiàn)帶外抑制的同時需要確保信號頻譜不失真，圖７ 為使用全系數(shù)多相、部分系數(shù)多相級聯(lián)ＣＩＣ等不同成形濾波方法對４５ ＭＨｚ 信號成形輸出頻譜的仿真比較圖，仿真結(jié)果表明，部分系數(shù)多相級聯(lián)ＣＩＣ 成形濾波方法與全系數(shù)多相成形濾波方法的頻譜成形效果相差無幾。

圖８ 為使用全系數(shù)多相、部分系數(shù)多相級聯(lián)ＣＩＣ 等不同成形濾波方法對３５１． ５６２ ５ ｋＨｚ 信號成形輸出頻譜的仿真比較圖，為了清楚對比頻譜成形效果，對仿真結(jié)果進行了１００ 倍放大處理，仿真結(jié)果表明，二者的頻譜成形效果幾乎一致。

３． ２ 資源分析

當(dāng)ＤＡＣ 采樣頻率為１ ４４０ ＭＨｚ 時，使用并行多相濾波器對１１． ２５ ～ ３６０． ００ ＭＨｚ 信號進行成形濾波，乘法器資源占用情況如圖９ 所示。對３６０． ００ ＭＨｚ信號進行成形濾波，需要３２ 個乘法器資源；對１１． ２５ ＭＨｚ 信號進行成形濾波，需要１ ０２４ 個乘法器資源；隨著信號帶寬變大，需要乘法器資源數(shù)量逐漸變多。

當(dāng)ＤＡＣ 采樣頻率為１ ４４０ ＭＨｚ 時，使用多相級聯(lián)ＣＩＣ 成形濾波器對１１． ２５ ～３６０． ００ ＭＨｚ 信號進行成形濾波，根據(jù)不同信號帶寬改變ＣＩＣ 內(nèi)插倍數(shù)，可實現(xiàn)固定需要３２ 個乘法器資源，隨著成形信號帶寬變小，ＣＩＣ 內(nèi)插倍數(shù)逐漸變大，信號帶寬與ＣＩＣ 內(nèi)插倍數(shù)關(guān)系如圖１０ 所示。

文獻［１１－１２］中使用對稱系數(shù)多相濾波器對１１． ２５ ～ ３６０． ００ ＭＨｚ 信號成形，不同信號帶寬對乘法器資源沒有影響，均節(jié)?。担埃?。

綜述上所述，使用并行多相成形濾波器、對稱系數(shù)多相濾波器、多相級聯(lián)ＣＩＣ 成形濾波器對３６０． ００ ＭＨｚ 帶寬的高速信號進行成形，使用乘法器資源數(shù)分別是３２、１６、３２，對稱系數(shù)多相濾波器節(jié)省乘法器資源５０％ ；對１１． ２５ ＭＨｚ 帶寬的低速信號進行成形，使用乘法器資源數(shù)分別是１ ０２４、５１２、３２，對稱系數(shù)多相濾波器節(jié)省乘法器資源５０％ ，多相級聯(lián)ＣＩＣ 成形濾波器節(jié)省乘法器資源９７％ 。因此，隨著信號帶寬變大，對稱系數(shù)多相濾波器節(jié)省乘法器資源率固定，多相級聯(lián)ＣＩＣ 成形濾波器節(jié)省乘法器資源率逐漸變大。

４ 結(jié)束語

面對低軌衛(wèi)星通信中帶寬連續(xù)信號不易自適應(yīng)成形處理的難題，本文通過研究成形原理及并行多相、ＣＩＣ 內(nèi)插的濾波結(jié)構(gòu)，提出了一種低資源并行多相級聯(lián)多級ＣＩＣ 的新型濾波器設(shè)計方法，并對該新型濾波器進行了仿真分析和資源分析。經(jīng)仿真分析，使用并行多相級聯(lián)ＣＩＣ（一級）濾波器對信號成形，其帶外抑制達到４０ ｄＢ 以上，基本能夠滿足通信系統(tǒng)使用要求；使用并行多相級聯(lián)ＣＩＣ（二級）濾波器對信號成形，其帶外抑制可達７０ ｄＢ，可滿足高質(zhì)量通信需求；為滿足特殊場景信號高抑制要求，可以選擇使用并行多相級聯(lián)多級ＣＩＣ（三級以上）的濾波器。通過對比處理能力和資源占用發(fā)現(xiàn)，并行多相級聯(lián)ＣＩＣ 成形濾波器比傳統(tǒng)成形濾波器的處理能力提高８ 倍、乘法器資源節(jié)?。梗担?以上，該濾波器能夠?qū)崿F(xiàn)幾百ｋＨｚ 到幾百ＭＨｚ 的高、中、低速各類信號的連續(xù)自適應(yīng)成形濾波。

參考文獻

［１］ 孫晨華，龐策． 低軌衛(wèi)星互聯(lián)網(wǎng)體系和技術(shù)體制研究發(fā)展路線思考［Ｊ］． 無線電通信技術(shù)，２０２１，４７ （５）：５２１－５２７．

［２］ 孫晨華，章勁松，趙偉松，等． 高低軌寬帶衛(wèi)星通信系統(tǒng)特點對比分析［Ｊ］． 無線電通信技術(shù)，２０２０，４６（５）：５０５－５１０．

［３］ 張更新，王運峰，丁曉進，等． 衛(wèi)星互聯(lián)網(wǎng)若干關(guān)鍵技術(shù)研究［Ｊ］． 通信學(xué)報，２０２１，４２（８）：１－１４．

［４］ 程誠． 一種基于多相濾波器的高速匹配濾波器方法［Ｊ］． 艦船電子對抗，２０１６，３９（２）：４９－５２．

［５］ ＱＵ Ｙ，ＬＩＵ Ｙ Ｑ． Ｄｅｓｉｇｎ ｏｆ Ｗｉｄｅｂａｎｄ Ｓｉｇｎａｌ ＤｅｃｉｍａｔｉｏｎＢａｓｅｄ ｏｎ Ｐｏｌｙｐｈａｓｅ Ｆｉｌｔｅｒｉｎｇ ［Ｃ］∥２０１９ ３ｒｄ ＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅ ｏｎ Ｍａｃｈｉｎｅ Ｖｉｓｉｏｎ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ．Ｇｕａｎｇｚｈｏｕ：ＣＭＶＩＴ，２０１９：４１３－４１９．

［６］ 喬先科，張鵬飛，謝方方． 高速并行內(nèi)插倍數(shù)可變的成形濾波器設(shè)計［Ｊ］． 國外電子測量技術(shù)，２０１４，３３（８）：６１－６４．

［７］ 高波，王友華，李儒章，等． 一種寬帶多模數(shù)字抽取濾波器［Ｊ］． 微電子學(xué)，２０２０，５０（１）：７２－７７．

［８］ 李冰，鄭瑾，葛臨東． 基于多相結(jié)構(gòu)和部分銳化的ＣＩＣ抽取濾波器［Ｊ］． 電子與信息學(xué)報，２００７（４）：１００５－１００８．

［９］ 周士雷，倪永婧． 內(nèi)插倍數(shù)可變的低滾降成形濾波器的設(shè)計與實現(xiàn)［Ｊ］． 無線電工程，２０２０，５０（１）：３８－４２．

［１０］ＡＷＡＮ Ｍ，ＫＯＣＨ Ｐ，ＤＩＣＫ Ｃ，ｅｔ ａｌ． ＦＰＧＡ ＩｍｐｌｅｍｅｎｔａｔｉｏｎＡｎａｌｙｓｉｓ ｏｆ Ｐｏｌｙｐｈａｓｅ Ｃｈａｎｎｅｌｉｚｅｒ Ｐｅｒｆｏｒｍｉｎｇ ＳａｍｐｌｅＲａｔｅ Ｃｈａｎｇｅ Ｒｅｑｕｉｒｅｄ ｆｏｒ Ｂｏｔｈ Ｍａｔｃｈｅｄ Ｆｉｌｔｅｒｉｎｇ ａｎｄＣｈａｎｎｅｌ Ｆｒｅｑｕｅｎｃｙ Ｓｐａｃｉｎｇ ［Ｃ ］∥ ２０１０ ＣｏｎｆｅｒｅｎｃｅＲｅｃｏｒｄ ｏｆ ｔｈｅ ４４ｔｈ Ａｓｉｌｏｍａｒ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｉｇｎａｌｓ，Ｓｙｓｔｅｍｓ ａｎｄ Ｃｏｍｐｕｔｅｒｓ． Ｐａｃｉｆｉｃ Ｇｒｏｖｅ：ＩＥＥＥ，２０１０：４１４－４１８．

［１１］ＹＵ Ｙ Ｊ，ＬＩＭ Ｙ Ｃ，ＳＡＲＡＭＡＫＩ Ｔ． Ｒｅｓｔｏｒｉｎｇ ＣｏｅｆｆｉｃｉｅｎｔＳｙｍｍｅｔｒｙ ｉｎ Ｐｏｌｙｐｈａｓｅ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｌｉｎｅｒｐｈａｓｅ ＦｉｒＦｉｌｔｅｒｓ ［Ｊ］． Ｃｉｒｃｕｉｔｓ，Ｓｙｓｔｅｍｓ，ａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ，２００６，２５ （２）：２５３－２６４．

［１２］ＫＵＭＡＲ Ａ，ＹＡＤＡＶ Ｓ，ＰＵＲＯＨＩＴ Ｎ． Ｅｘｐｌｏｉｔｉｎｇ ＣｏｅｆｆｉｃｉｅｎｔＳｙｍｍｅｔｒｙ ｉｎ Ｃｏｎｖｅｎｔｉｏｎａｌ Ｐｏｌｙｐｈａｓｅ Ｆｉｒ Ｆｉｌｔｅｒｓ［Ｊ］． ＩＥＥＥＡｃｃｅｓｓ，２０１９，７：１６２８８３－１６２８９７．

［１３］ＤＡＴＴＡ Ｄ，ＤＵＴＴＡ Ｈ Ｓ． Ｈｉｇｈ Ｅｆｃｉｅｎｔ Ｐｏｌｙｐｈａｓｅ ＤｉｇｉｔａｌＤｏｗｎ Ｃｏｎｖｅｒｔｅｒ ｏｎ ＦＰＧＡ ［Ｊ］． Ｃｉｒｃｕｉｔｓ，Ｓｙｓｔｅｍｓ，ａｎｄＳｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ，２０２１，４０（２）：５７８７－５７９８．

［１４］張磊，狄建國，吳淑婷，等． 類梳狀補償濾波器設(shè)計與仿真［Ｊ］． 電子信息學(xué)報，２０１８，４６（８）：１９９７－２００３．

［１５］陳志，武斌． 基于ＦＰＧＡ 的切比雪夫梳狀補償濾波器［Ｊ］． 量子電子學(xué)報，２０２０，３７（１）：１５－２１．

［１６］ＳＴＯＳＩＣ Ｂ Ｐ，ＰＡＶＬＯＶＩＣ Ｖ Ｄ． Ｏｎ Ｄｅｓｉｇｎ ｏｆ ａ ＮｏｖｅｌＣｌａｓｓ ｏｆ Ｓｅｌｅｃｔｉｖｅ ＣＩＣ ＦＩＲ Ｆｉｌｔｅｒ Ｆｕｎｃｔｉｏｎｓ ｗｉｔｈ ＩｍｐｒｏｖｅｄＲｅｓｐｏｎｓｅ ［Ｊ］． Ａｅｕｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃｓａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎａｓ，２０１４，６８（８）：７２０－７２９．

［１７］王璞，張玉明，田野，等． 基于ＦＰＧＡ 的多級ＣＩＣ 濾波器的設(shè)計與實現(xiàn)［Ｊ］． 云南大學(xué)學(xué)報（自然科學(xué)版），２０１８，４０（４）：６７６－６８１．

［１８］羅強，劉景元． 高速數(shù)傳中改進的ＣＩＣ 濾波器的仿真與實現(xiàn)［Ｊ］． 通信技術(shù)，２０２０，５３（８）：１８６９－１８７２．

作者簡介：

宋艷軍 男，（１９８３—），碩士，高級工程師。

張 靜 男，（１９８１—），博士，高級工程師。