基于SDR 的FPGA 加速M(fèi)ⅠMO 通信系統(tǒng)設(shè)計(jì)

全清華

（中車株洲電力機(jī)車研究所有限公司，湖南 株洲 412000）

0 引 言

在當(dāng)今日益發(fā)展的通信領(lǐng)域，多進(jìn)多出（Multiple-Input and Multiple-Output，MIMO）技術(shù)作為一種有效提高通信系統(tǒng)性能的手段，引起廣泛關(guān)注[1-2]。為滿足高容量、高速率、低時(shí)延等通信需求，研究者們不斷研究與優(yōu)化MIMO 系統(tǒng)。軟件定義無線電（Software Defined Radio，SDR）技術(shù)作為一種靈活、可配置的通信平臺(tái)，為MIMO 系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)提供全新的可能性[3-4]。該背景下，文章聚焦于基于SDR的現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）加速的MIMO 通信系統(tǒng)設(shè)計(jì)，以探討其在提高通信系統(tǒng)性能方面的潛在優(yōu)勢(shì)。

1 系統(tǒng)架構(gòu)

文章設(shè)計(jì)的基于SDR 的FPGA 加速的MIMO 通信系統(tǒng)的總體結(jié)構(gòu)，如圖1 所示。圖1 結(jié)構(gòu)包括SDR 前端處理單元、SDR 核心處理單元、FPGA 加速單元以及MIMO 后端處理單元[5]。SDR 前端處理單元負(fù)責(zé)射頻信號(hào)的接收和發(fā)射，通過模擬數(shù)字轉(zhuǎn)換器（Analog to Digital Converter，ADC）或數(shù)字模擬轉(zhuǎn)換器（Digital to Analog Converter，DAC）將射頻信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)或從中頻信號(hào)還原為射頻信號(hào)。SDR 核心處理單元包括數(shù)字信號(hào)處理（Digital Signal Processing，DSP）和MIMO 信號(hào)處理算法，用于信號(hào)的處理、濾波、解調(diào)，并實(shí)施MIMO 技術(shù)。FPGA 加速單元包括MIMO 算法加速器和并行計(jì)算單元，通過硬件加速提高系統(tǒng)的實(shí)時(shí)性和處理速度。MIMO 后端處理單元包括DAC/RF 后端和射頻后端，負(fù)責(zé)將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，并進(jìn)行射頻信號(hào)調(diào)制和解調(diào)，與其他通信設(shè)備無縫連接。

圖1 系統(tǒng)架構(gòu)設(shè)計(jì)

2 基于SDR 的信號(hào)轉(zhuǎn)換與處理方法

SDR 前端處理單元和SDR 核心處理單元在射頻信號(hào)接收、數(shù)字信號(hào)處理及MIMO 信號(hào)處理方面的交互關(guān)系如圖2 所示。

圖2 SDR 的基本原理

設(shè)射頻信號(hào)為x(t)，經(jīng)過RF 前端后為yRF(t)，經(jīng)過ADC 轉(zhuǎn)換得到數(shù)字信號(hào)為yADC(t)，該過程用公式表示為

SDR 核心處理單元包括DSP 和MIMO 信號(hào)處理算法，其數(shù)學(xué)描述如下：設(shè)數(shù)字信號(hào)為y(n)，DSP 模塊進(jìn)行信號(hào)處理、濾波及解調(diào)，得到處理后的信號(hào)z(n)。同時(shí)，MIMO 信號(hào)處理算法處理輸入信號(hào)，包括信號(hào)分離、合并等操作，得到MIMO 系統(tǒng)的輸出信號(hào)為

3 基于FPGA 的MIMO 系統(tǒng)設(shè)計(jì)

文章設(shè)計(jì)的基于FPGA的MIMO系統(tǒng)如圖3所示，由發(fā)射模塊和接收模塊2 個(gè)部分組成。

圖3 MⅠMO 通信系統(tǒng)

發(fā)射機(jī)中，數(shù)據(jù)產(chǎn)生模塊對(duì)原始數(shù)據(jù)進(jìn)行編碼，編碼后的數(shù)據(jù)通過卷積模塊進(jìn)行卷積，生成發(fā)送天線的調(diào)制符號(hào)。調(diào)制符號(hào)經(jīng)交織模塊進(jìn)行交織，以提升系統(tǒng)的抗干擾性。交織后的調(diào)制符號(hào)經(jīng)空時(shí)編碼模塊進(jìn)行空時(shí)編碼，以提高系統(tǒng)的空間復(fù)用增益?？諘r(shí)編碼后的調(diào)制符號(hào)經(jīng)發(fā)射分集模塊進(jìn)行發(fā)射分集，以提升系統(tǒng)的抗衰落性。發(fā)射分集后的調(diào)制符號(hào)經(jīng)快速傅里葉逆變換模塊進(jìn)行快速傅里葉逆變換，生成射頻信號(hào)。射頻信號(hào)通過加前導(dǎo)訓(xùn)練序列模塊插入前導(dǎo)訓(xùn)練序列，協(xié)助接收機(jī)進(jìn)行信道估計(jì)。

接收機(jī)中，接收天線接收射頻信號(hào)后，信道模塊進(jìn)行信道估計(jì)。信道估計(jì)后的信號(hào)經(jīng)快速傅里葉變換模塊進(jìn)行快速傅里葉變換，分離導(dǎo)頻和數(shù)據(jù)符號(hào)。導(dǎo)頻和數(shù)據(jù)符號(hào)經(jīng)過頻偏估計(jì)模塊進(jìn)行頻偏估計(jì)，消除信號(hào)在信道中的頻偏。頻偏估計(jì)后的數(shù)據(jù)符號(hào)通過定時(shí)估計(jì)模塊確定數(shù)據(jù)符號(hào)的采樣時(shí)刻后，再經(jīng)解交織模塊進(jìn)行解交織。解交織后的數(shù)據(jù)符號(hào)通過解調(diào)模塊進(jìn)行解調(diào)，恢復(fù)為原始數(shù)據(jù)，再通過接收分集模塊進(jìn)行接收分集，提升系統(tǒng)的抗衰落性。接收分集后的原始數(shù)據(jù)通過空時(shí)解碼模塊進(jìn)行空時(shí)解碼，提高系統(tǒng)的空間復(fù)用增益?？諘r(shí)解碼后的原始數(shù)據(jù)通過譯碼模塊進(jìn)行譯碼，消除編碼過程中引入的錯(cuò)誤。

在具體技術(shù)實(shí)現(xiàn)方面，發(fā)射機(jī)采用D-BLAST技術(shù)，接收機(jī)應(yīng)用最大比合并（Maximum Ratio Combining，MRC）技術(shù)。在信道估計(jì)方面，采用基于最小均方算法（Least Mean Square，LMS）算法的方法。

D-BLAST 技術(shù)是一種基于層次分解的空時(shí)編碼技術(shù)。其核心思想是通過分層處理，將多個(gè)天線的信號(hào)分解為多個(gè)獨(dú)立的數(shù)據(jù)流，從而提高系統(tǒng)的空間復(fù)用增益。設(shè)有Nt個(gè)天線的發(fā)射機(jī)，對(duì)應(yīng)的信號(hào)向量為，通過空時(shí)編碼矩陣進(jìn)行編碼，產(chǎn)生Nt個(gè)獨(dú)立的調(diào)制符號(hào)。接收機(jī)的信道矩陣為，其中Nr為接收天線數(shù)。接收信號(hào)向量可表示為

式中：n為加性高斯白噪聲，是與y維度相同的向量。通過使用MRC 技術(shù)，接收機(jī)可以優(yōu)化對(duì)每個(gè)獨(dú)立數(shù)據(jù)流的解調(diào)過程。

MRC 技術(shù)是一種基于最大似然估計(jì)的接收分集技術(shù)，其基本原理是最大化接收信號(hào)與其估計(jì)之間的信噪比。設(shè)接收到的信號(hào)向量為，對(duì)應(yīng)的發(fā)射信號(hào)向量為，則通過對(duì)信道矩陣hiH和s進(jìn)行內(nèi)積運(yùn)算，可以得到每個(gè)天線上的接收信號(hào)向量為

式中：hi為接收信號(hào)經(jīng)過第i個(gè)天線的信道；ni為對(duì)應(yīng)的噪聲，是與yi維度相同的向量。最終，MRC 技術(shù)通過選擇合適的權(quán)重系數(shù)，將各個(gè)天線上的信號(hào)合并，從而最大化整體信噪比。

LMS 算法是一種迭代更新權(quán)重的算法，用于實(shí)現(xiàn)自適應(yīng)濾波。在信道估計(jì)中，假設(shè)真實(shí)信道矩陣為Htrue，估計(jì)信道矩陣為Hest。通過最小化估計(jì)誤差的均方誤差，LMS 算法的更新規(guī)則可以表示為

式中：μ為步長(zhǎng)參數(shù)；r(n)為估計(jì)誤差向量；sH表示s的共軛轉(zhuǎn)置。LMS 算法通過迭代優(yōu)化權(quán)重矩陣，逐步逼近真實(shí)信道矩陣，從而實(shí)現(xiàn)準(zhǔn)確的信道估計(jì)。

4 系統(tǒng)仿真與分析

為驗(yàn)證所提方法的正確性，文章在MATLAB 中進(jìn)行基于SDR 的FPGA 加速的MIMO 通信系統(tǒng)設(shè)計(jì)仿真，主要包括SDR 硬件支持包的安裝、SDR 設(shè)備連接、MATLAB 腳本的編寫、FPGA 加速部分的模擬以及性能評(píng)估結(jié)果可視化。文章從誤碼率（Symbol Error Rate，SER）的角度評(píng)估并對(duì)比行基于SDR 的FPGA 加速的MIMO 通信系統(tǒng)（以下簡(jiǎn)稱文章設(shè)計(jì)系統(tǒng)）方法和基于SDR 的MIMO 系統(tǒng)（以下簡(jiǎn)稱SDR系統(tǒng)），測(cè)試結(jié)果如圖4 所示。

圖4 系統(tǒng)仿真結(jié)果的誤碼率

圖4 結(jié)果表明：在低信噪比（0 ～22 dB）下，文章設(shè)計(jì)系統(tǒng)和SDR 系統(tǒng)2 條曲線的誤碼率差距相對(duì)較小，表明系統(tǒng)在較差的信道條件下仍然能夠提供良好的通信性能；在高信噪比（22 ～30 dB）下，文章設(shè)計(jì)系統(tǒng)的誤碼率顯著低于SDR 系統(tǒng)，這可能說明文章設(shè)計(jì)系統(tǒng)中SDR 和FPGA 的結(jié)合在高信噪比環(huán)境中的確切效益。這種性能差異可能是由于FPGA加速技術(shù)在復(fù)雜信號(hào)處理任務(wù)上的優(yōu)勢(shì)所致。由此表明，與SDR 系統(tǒng)相比，文章設(shè)計(jì)系統(tǒng)在高信噪比下具有更好的性能，誤碼率更低。這種性能差異可能源于系統(tǒng)中引入FPGA 加速技術(shù)，提高系統(tǒng)在高信噪比情況下的處理效率和性能。

5 結(jié) 論

文章綜合應(yīng)用SDR 和FPGA 技術(shù)，深入研究MIMO 通信系統(tǒng)的設(shè)計(jì)與優(yōu)化。在總體架構(gòu)設(shè)計(jì)方面，構(gòu)建通用性系統(tǒng)，可以提高系統(tǒng)的適應(yīng)性和可維護(hù)性。通過SDR 的信號(hào)轉(zhuǎn)換與處理方法，系統(tǒng)能夠有效適應(yīng)不同信道條件和通信標(biāo)準(zhǔn)。引入FPGA 加速技術(shù)后，提升系統(tǒng)的實(shí)時(shí)性和處理速度。在理論分析方面，對(duì)提出的方法進(jìn)行深入討論，揭示系統(tǒng)的性能優(yōu)勢(shì)。文章的研究為未來MIMO 通信系統(tǒng)設(shè)計(jì)提供有益的思路和方法，為提高通信系統(tǒng)性能和應(yīng)對(duì)不斷發(fā)展的通信需求提供了創(chuàng)新性的解決途徑。