24 GHz 頻段高性能壓控振蕩器的設(shè)計(jì)

張和平，陳磊

（上海電力大學(xué)電子與信息工程學(xué)院，上海 201306）

隨著毫米波頻段的不斷開(kāi)發(fā)與應(yīng)用，雷達(dá)系統(tǒng)在電子消費(fèi)和車(chē)規(guī)領(lǐng)域的應(yīng)用不斷擴(kuò)大，壓控振蕩器(Voltage-Controlled Oscillator，VCO)作為本振信號(hào)，是其核心模塊[1-2]，VCO 性能直接影響通信傳輸速率、雷達(dá)探測(cè)距離及精度[3]。噪聲與功耗是衡量VCO性能優(yōu)劣的重要指標(biāo)[4-5]，較寬的調(diào)諧范圍是雷達(dá)系統(tǒng)獲得良好距離分辨率的重要前提[6]。

文中提出了一種應(yīng)用于24 GHz 頻段，適用于Doppler 和FMCW 雷達(dá)系統(tǒng)的低功耗、低噪聲、寬調(diào)諧范圍VCO。采用自行設(shè)計(jì)的高Q值電感構(gòu)成諧振腔，提高了壓控振蕩器的噪聲性能；可配置電容偏置電壓和四位電容陣列用于實(shí)現(xiàn)更寬的調(diào)諧范圍、更高的子帶重疊和更低的調(diào)諧增益，可配置偏置電流用于調(diào)節(jié)功耗。仿真及測(cè)試結(jié)果表明，VCO 工作功耗為2.42 mW，輸出相位噪聲在1 MHz 頻偏處為-103.05 dBc/Hz，實(shí)現(xiàn)6 GHz的寬調(diào)諧范圍。

1 振蕩器構(gòu)成和工作原理

1.1 振蕩器的工作原理

壓控振蕩器通常有電感電容振蕩器和環(huán)形振蕩器兩種架構(gòu)[7]，在頻段較高的情況下，LC VCO 的噪聲性能優(yōu)于Ring VCO[8-9]，具有低功耗、低相位噪聲的優(yōu)點(diǎn)[10]。LC VCO 通過(guò)并聯(lián)電感和電容構(gòu)成諧振回路，其有源電路作為負(fù)電阻，補(bǔ)償無(wú)源器件的損耗，也稱其為負(fù)阻振蕩器[11]。振蕩器是正反饋系統(tǒng)，正反饋產(chǎn)生的負(fù)阻與LC 諧振腔構(gòu)成的正阻相互抵消，實(shí)現(xiàn)了穩(wěn)定的振蕩頻率[12]。

1.2 LC VCD的結(jié)構(gòu)與原理

如圖1 所示，LC VCD 有三種基本架構(gòu)，分別為交叉互補(bǔ)型、NMOS 型、PMOS 型[13]。

圖1 LC VCO三種架構(gòu)

對(duì)于LC VCO，噪聲和功耗是一對(duì)相互制約的指標(biāo)。圖2 所示為不同架構(gòu)下電流與噪聲的關(guān)系。

圖2 相位噪聲隨電流變化的曲線

對(duì)于互補(bǔ)型結(jié)構(gòu)，LC 諧振腔在一個(gè)振蕩周期里面電流會(huì)兩次且反方向流過(guò)，假設(shè)流過(guò)電流為Ib、諧振腔等效電阻為Rb，則振幅為4×Ib×Rp/pi；對(duì)于NMOS或PMOS 結(jié)構(gòu)，由于電流只流過(guò)一次，因此其振幅為2×Ib×Rp/pi?；パa(bǔ)型結(jié)構(gòu)的振幅不能超過(guò)電源電壓，且電流增大過(guò)程中，電路的非線性增加，會(huì)惡化相位噪聲；而對(duì)PMOS 或NMOS 結(jié)構(gòu)，其振幅受到Vsg的限制，但是Vsg正相關(guān)于Ids的平方根，因此，對(duì)于這兩種結(jié)構(gòu)來(lái)說(shuō)，隨著電流的增加，相位噪聲會(huì)繼續(xù)減小。具體應(yīng)用時(shí)，應(yīng)根據(jù)電源電壓來(lái)選擇相應(yīng)的結(jié)構(gòu)，對(duì)于互補(bǔ)型的結(jié)構(gòu)，需要優(yōu)化偏置電流，使其工作在電流與電壓受限區(qū)的轉(zhuǎn)折點(diǎn)。

1.3 LC無(wú)源器件的設(shè)計(jì)

壓控振蕩器電路中，電感和電容等無(wú)源器件的設(shè)計(jì)至關(guān)重要[14]。主要包含片內(nèi)電感的設(shè)計(jì)、可變電容結(jié)構(gòu)的設(shè)計(jì)、權(quán)位電容的設(shè)計(jì)。

電感的感值和Q值是影響頻率和相噪的主要因子，且電感占據(jù)芯片面積較大。一般采用ADS 或者EMX 自設(shè)計(jì)電感，主要設(shè)計(jì)和優(yōu)化金屬線寬度、間距和電感的內(nèi)徑[15]。增大金屬線的寬度，可以減小寄生電阻以提高Q值。但是在相同的電感值和圈數(shù)的情況下，金屬線寬度越大電感的面積越大，并且高頻時(shí)由于趨膚效應(yīng)，電流只流過(guò)金屬的表面，因此寬度取值要合理；金屬線的間距要小，增加互感，同時(shí)要注意太小會(huì)導(dǎo)致金屬線之間的邊際電容增大，影響電感的諧振頻率；電感的半徑不能太小，否則渦流效應(yīng)造成內(nèi)圈的阻值上升，進(jìn)而導(dǎo)致電感的Q值降低[16]。

可變電容有二極管型和MOS 可變電容兩種，其電容值隨其偏置電壓的變化而變化，直接關(guān)系到調(diào)諧增益的設(shè)計(jì)，影響調(diào)諧范圍和調(diào)諧線性度。

權(quán)位電容的設(shè)計(jì)即調(diào)諧范圍的設(shè)計(jì)，主要為開(kāi)關(guān)的設(shè)計(jì)及權(quán)位電容的單位容值設(shè)計(jì)。開(kāi)關(guān)的結(jié)構(gòu)設(shè)計(jì)要點(diǎn)是導(dǎo)通電阻和關(guān)斷電阻，導(dǎo)通時(shí)要電阻盡量小，電阻越小，電容陣列的Q值越大，對(duì)相位噪聲的影響越小。權(quán)位電容的單位電容取值大小是和可變電容統(tǒng)一考慮，要基于頻率輸出范圍和調(diào)諧曲線的增益綜合設(shè)計(jì)。

2 振蕩器電路設(shè)計(jì)

如圖3 所示，提出的差分LC VCO 采用無(wú)電流源NMOS 結(jié)構(gòu)，有助于提高NMOS 的過(guò)驅(qū)動(dòng)電壓，降低雜散電容。

圖3 設(shè)計(jì)的24-30 GHz壓控振蕩器

M1 和M2 為差分NMOS 負(fù)阻管，采用自偏置技術(shù)，連接交流耦合電容C3和C4，以降低電源噪聲。Cvar1和Cvar2是由環(huán)路濾波器輸出電壓Vtune控制的可變電容。為了保證變?nèi)萜鞯钠秒妷涸? 電壓附近變化，將Cvar1和Cvar2分別連接到LC 槽中的電容C1和C2上。變?nèi)莨艿碾娙蓦S偏置電壓的變化而變化，有利于提高VCO 的調(diào)諧范圍。

圖4 顯示了VCO 輸出頻率隨變?nèi)莨芷秒妷篤sg的函數(shù)關(guān)系。

圖4 可變電容調(diào)諧曲線

從圖4 中可以看出，VCO 在Vsg=0 V 時(shí)增益值Kvco_max最大；當(dāng)Vsg為-0.3～0.3 V時(shí)，Kvco近似等于Kvco_max；當(dāng)Vsg為0.3～0.6 V 時(shí)，Kvco約等于0.75Kvco_max；當(dāng)Vsg為-0.6～-0.3 V 時(shí)，Kvco約等于0.5Kvco_max。Kvco的取值將影響鎖相環(huán)的環(huán)路增益和環(huán)路穩(wěn)定性，因此，Vsg的最理想值范圍為-0.3～0.3 V。但是電源電壓為1.1 V，為了保證電荷泵中所有MOS 晶體管都在飽和狀態(tài)下工作，Vtune的輸出電壓通常在0.3～0.9 V 之間變化，因此設(shè)置變?nèi)萜骺刂齐妷篤dc為0.6 V，使得Vsg在-0.3～0.3 V 之間變化。

Vtune電壓控制在0.3～0.9 V，當(dāng)Vdc設(shè)置為0.3 V 和0.6 V 兩個(gè)偏置獨(dú)立電壓時(shí)，Vsg的變化范圍為-0.3～0.6 V。如圖5 所示，Vdc由數(shù)字信號(hào)b＜0＞控制，相當(dāng)于將原頻段分成兩部分。

圖5 b＜0＞控制位作用下得到不同頻率子帶

為了實(shí)現(xiàn)更大的調(diào)諧范圍，減小VCO 的增益值，采用了四位電容陣列。數(shù)字信號(hào)b＜4:0＞將整個(gè)VCO頻段劃分為16 個(gè)子帶，提高了VCO 調(diào)諧范圍和各子帶的重疊程度。采用電阻陣列產(chǎn)生不同的偏置電壓Vbias來(lái)調(diào)節(jié)VCO 的電流，Vbias的開(kāi)關(guān)控制同一時(shí)間只有一個(gè)開(kāi)關(guān)會(huì)被打開(kāi)。

無(wú)源器件電感的設(shè)計(jì)采用自建模的電感設(shè)計(jì)，八字電感的設(shè)計(jì)有利于減小磁場(chǎng)之間的相互耦合影響，提高Q值，同時(shí)降低CMOS 工藝下襯底的泄露。

設(shè)計(jì)的電感長(zhǎng)120 μm、寬75 μm，內(nèi)徑為40×53 μm，采用頂層金屬UTM，線寬為11 μm。采用EMX 仿真，結(jié)果如圖6 所示，電感值為165.94 pH，Q值為27.12，自諧振頻率為120 GHz，遠(yuǎn)遠(yuǎn)低于所需的24 GHz 頻段。

圖6 自設(shè)計(jì)的電感L與Q

3 振蕩器電路版圖設(shè)計(jì)與仿真

VCO 采用SMIC 40 nm 射頻CMOS 工藝設(shè)計(jì)，調(diào)諧特性如圖7 所示，相位噪聲性能如圖8 所示。

圖7 VCO調(diào)諧特性

圖8 VCO的相位噪聲性能

可以看出，設(shè)計(jì)的4 bit 調(diào)諧陣列使得VCO 的調(diào)諧范圍為24.09～29.85 GHz，約為6 GHz，1.1 V 電源下平均工作電流為2.2 mA。虛線右側(cè)部分是通過(guò)使用兩個(gè)獨(dú)立的偏移Vdc：0.3 V 和0.6 V，來(lái)提高頻率調(diào)諧范圍，采用該方案，各頻段的調(diào)諧范圍擴(kuò)大了41.8%，重疊增加了20%。圖8 所示為VCO 的相位噪聲性能，相位噪聲在1 MHz 偏移處為-103.05 dBc/Hz，在10 MHz 偏移處為-123.27 dBc/Hz。仿真結(jié)果表明，設(shè)計(jì)的VCO 具有低功耗、低噪聲、寬調(diào)諧范圍的優(yōu)良性能。

4 振蕩器測(cè)試結(jié)果

芯片采用COB 封 裝，PCB 采 用FR4 板 材，外接1.1 V 電源板作為芯片的供電電源，采用Keysight N9040B 進(jìn)行頻譜測(cè)試。輸出頻率為24 GHz 時(shí)，頻譜如圖9 所示。

圖9 VCO芯片測(cè)試頻譜圖

芯片不同控制位下，輸出頻率范圍如表1 所示，整體調(diào)諧范圍達(dá)到6 GHz 左右，功耗為2.42 mW。

表1 VCO輸出頻點(diǎn)值

5 結(jié)論

基于SMIC 40 nm 射頻CMOS 工藝，設(shè)計(jì)了應(yīng)用于24 GHz 頻段，一種低功耗、低噪聲、寬調(diào)諧范圍的壓控振蕩器。流片測(cè)試結(jié)果表明，實(shí)現(xiàn)了6 GHz的寬調(diào)諧范圍，1.1 V 電源下工作電流2.2 mA，功耗2.42 mW，相位噪聲為-103.05 dBc/Hz@1 MHz和-123.27 dBc/Hz@10 MHz。該壓控振蕩器模塊可應(yīng)用于24 GHz 頻段的doppler 和FMCW 雷達(dá)系統(tǒng)，實(shí)現(xiàn)測(cè)距測(cè)速的功能。