一種超寬帶零中頻接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)

羅進(jìn)川，吳兵，杜麗軍，張曉光

（中國(guó)電子科技集團(tuán)公司第三十八研究所，安徽合肥 230088）

現(xiàn)代化電子信息裝備需要具備雷達(dá)、電子戰(zhàn)和通信等多功能一體化探測(cè)功能，高性能、高集成度、低成本和低功耗是其持續(xù)的發(fā)展方向。接收機(jī)作為電子信息裝備中重要的硬件部件，既要求具有多功能一體化接收能力，支持多頻段和超寬帶，又需要盡量控制體積、成本和功耗[1-2］。零中頻直接變頻接收機(jī)在鏈路簡(jiǎn)潔、低成本、低功耗和高集成度等方面具有顯著的技術(shù)優(yōu)勢(shì)，已成為超寬帶多功能一體化系統(tǒng)的最佳選擇和研究熱點(diǎn)[3-6］。

零中頻直接變頻接收機(jī)的主要問(wèn)題是鏡像雜散高，這是正交混頻器輸出I/Q 信號(hào)不平衡和模擬I/Q信號(hào)路徑不平衡導(dǎo)致的。基于當(dāng)前功能強(qiáng)大的數(shù)字信號(hào)處理平臺(tái)，可在數(shù)字域上采用高效的校正和補(bǔ)償算法，改善模擬解調(diào)器的鏡像抑制和直流偏置等指標(biāo)。研究人員提出了若干種針對(duì)I/Q 不平衡的校正方法，如時(shí)頻域聯(lián)合標(biāo)校法、復(fù)信號(hào)正則性校正法、完美子帶分割法、共軛自適應(yīng)濾波法和基于矩陣求逆的最小方差法等[7-10］。這些誤差校正方法有各自的優(yōu)缺點(diǎn)，分別適用于不同的應(yīng)用場(chǎng)景。針對(duì)零中頻直接變頻架構(gòu)全頻段0.3～18 GHz，瞬時(shí)帶寬4 GHz 的超寬帶接收機(jī)，采用基于鏡像功率檢測(cè)方法對(duì)I/Q 支路的整數(shù)倍時(shí)鐘周期的時(shí)延差進(jìn)行校正，采用基于矩陣求逆最小方差法對(duì)寬帶I/Q 幅相不平衡失真進(jìn)行補(bǔ)償，以實(shí)現(xiàn)對(duì)接收通道I/Q 基帶信號(hào)±2 GHz 范圍的帶內(nèi)起伏和鏡像抑制等指標(biāo)的改善。

1 硬件設(shè)計(jì)

基于零中頻架構(gòu)的超寬帶接收機(jī)硬件包含超寬帶模擬解調(diào)器、寬帶數(shù)字接收機(jī)、頻率源和校正源，如圖1 所示。超寬帶模擬解調(diào)器用來(lái)對(duì)射頻信號(hào)進(jìn)行模擬正交解調(diào)和濾波放大，輸出模擬I/Q 信號(hào)給寬帶數(shù)字接收機(jī)；寬帶數(shù)字接收機(jī)用來(lái)完成模擬I/Q 信號(hào)的數(shù)字化、校正補(bǔ)償和抽取濾波等處理，校正補(bǔ)償后的基帶I/Q 數(shù)據(jù)送往后端處理模塊；頻率源負(fù)責(zé)產(chǎn)生低相位噪聲的解調(diào)器本振信號(hào)和數(shù)字系統(tǒng)時(shí)鐘信號(hào)；校正源產(chǎn)生系統(tǒng)校正所需的點(diǎn)頻源和超寬帶的線性調(diào)頻源。

圖1 超寬帶零中頻接收機(jī)組成框圖

1.1 超寬帶模擬解調(diào)器

考慮器件的可獲得性和提升低頻段的系統(tǒng)指標(biāo)，將0.3～18 GHz 分為兩個(gè)頻段：0.3～2 GHz 和2～18 GHz。基于當(dāng)前的ADC 器件水平，0.3～2 GHz 頻段采用射頻直接采樣，在后端用數(shù)字下變頻方法實(shí)現(xiàn)基帶變換，使系統(tǒng)瞬時(shí)動(dòng)態(tài)范圍指標(biāo)達(dá)到最優(yōu)。2～18 GHz 頻段采用零中頻模擬正交解調(diào)架構(gòu)，降低模擬變頻鏈路的復(fù)雜度。如圖2 所示，0.3～2 GHz 頻段信號(hào)經(jīng)過(guò)放大、開(kāi)關(guān)濾波和開(kāi)關(guān)選擇后,送給一路ADC 進(jìn)行射頻直接采樣；2～18 GHz 頻段信號(hào)進(jìn)行放大、開(kāi)關(guān)濾波、模擬正交解調(diào)和放大濾波后,生成兩路DC 2 GHz(最大)的模擬基帶I/Q 信號(hào)，再送給兩路ADC 進(jìn)行模擬基帶采樣。

圖2 超寬帶模擬解調(diào)器原理框圖

接收鏈路的最大線性輸入功率為-15 dBm，采用數(shù)控衰減器來(lái)擴(kuò)展動(dòng)態(tài)。ADC 器件的飽和輸入功率為4 dBm，同時(shí)考慮ADC 前端匹配電路的1～2 dB 插損以及通道帶內(nèi)起伏和改善ADC 非線性指標(biāo)，送給寬帶數(shù)字接收機(jī)的最大信號(hào)功率為0 dBm。接收鏈路增益為15 dB。根據(jù)鏈路增益分配以及各個(gè)器件的電性能參數(shù)，同時(shí)將ADC 加入到鏈路的級(jí)聯(lián)噪聲系數(shù)計(jì)算環(huán)節(jié)，計(jì)算得到0.3～2 GHz 接收鏈路的噪聲系數(shù)為6.7 dB,2～18 GHz 接收鏈路的噪聲系數(shù)為6.2 dB。超寬帶模擬正交解調(diào)器的硬件設(shè)計(jì)實(shí)現(xiàn)采用SIP 集成工藝[11-14]，采用裸芯片系統(tǒng)集成方式提高集成度和降低體積、質(zhì)量，并考慮模擬正交解調(diào)和放大濾波鏈路的不平衡特性，最小化I/Q 鏈路的硬件電路失配。

1.2 寬帶數(shù)字接收機(jī)

寬帶數(shù)字接收機(jī)主要由模擬基帶匹配電路、超高速射頻ADC、高性能FPGA、時(shí)鐘管理模塊、電源管理模塊和多路發(fā)送光模塊等組成，用于實(shí)現(xiàn)0.3～2 GHz 的射頻信號(hào)采集、DC～2 GHz 的模擬基帶I/Q信號(hào)采集、通道誤差校正與補(bǔ)償、寬帶數(shù)字下變頻、大容量數(shù)據(jù)傳輸、頻率源和超寬帶模擬解調(diào)器的控制等功能，如圖3 所示。

圖3 寬帶數(shù)字接收機(jī)原理框圖

為了完成最大帶寬為4 GHz 的基帶采樣，單路ADC 的采樣率應(yīng)大于4 GHz，ADC 選用TI 公司的ADC12DJ3200 芯片，JESD204B 接口，精度為12 bit，最大采樣率為6.4 GSPS。采用兩片ADC，分別對(duì)應(yīng)著I 支路和Q 支路的數(shù)據(jù)采集。盡可能保證ADC 前端匹配電路的阻容器件參數(shù)和布局布線一致對(duì)稱，最小化I/Q 不平衡失配。FPGA 需同時(shí)具備超高速數(shù)據(jù)接口和大容量數(shù)字信號(hào)處理資源，選用Xilinx 公司的Ultrascale+系列FPGA-XCVU9PFLGA，乘法器單元數(shù)量為6 840 個(gè)，32.75 Gb/s 的GTY 接口數(shù)為120 個(gè)。為了提高集成度和降低I/Q 接口失配，將超寬帶模擬解調(diào)器和寬帶數(shù)字接收機(jī)進(jìn)行一體化設(shè)計(jì)，超寬帶模擬解調(diào)器以組件形式裝配在數(shù)字接收機(jī)的印制板上，制成標(biāo)準(zhǔn)ASAAC 插件。

1.3 頻率源

頻率源用來(lái)生成超寬帶模擬解調(diào)器的超低相噪本振源、低抖動(dòng)的ADC 采樣時(shí)鐘和FPGA 時(shí)序時(shí)鐘，本振具有頻率捷變功能以滿足多頻段的解調(diào)需要?；谙到y(tǒng)指標(biāo)和集成度要求的綜合考慮，頻率源的具體實(shí)現(xiàn)采用全相參直接合成與鎖相合成組合方式，以實(shí)現(xiàn)小尺寸和低成本[15-16]。頻率源以超低相噪的100 MHz 抗振鎖相晶振作為基準(zhǔn)，由直接合成方式產(chǎn)生10 MHz、20 MHz 等低頻時(shí)鐘，通過(guò)數(shù)字鎖相合成產(chǎn)生6.4 GHz 的寬帶ADC 采樣時(shí)鐘和2～18 GHz 模擬正交解調(diào)本振。模擬正交解調(diào)本振跨越幾個(gè)倍頻程，采用分段和混頻加鎖相的方式來(lái)實(shí)現(xiàn)整個(gè)頻段的頻點(diǎn)產(chǎn)生，步進(jìn)為500 MHz，如圖4所示。

圖4 頻率源原理框圖

1.4 校正源

校正源用來(lái)產(chǎn)生點(diǎn)頻校正信號(hào)和超寬帶線性調(diào)頻[17-19]校正信號(hào)，作為外校正信號(hào)注入到接收機(jī)系統(tǒng)的輸入端，輔助完成系統(tǒng)的開(kāi)機(jī)自校正。

2 FPGA軟件設(shè)計(jì)

高性能FPGA 用來(lái)實(shí)現(xiàn)超寬帶零中頻接收機(jī)的數(shù)字化接收、誤差計(jì)算與校正補(bǔ)償和高速大容量數(shù)據(jù)傳輸，主要由ADC 接口、直流校正、時(shí)延校正、誤差計(jì)算、幅相校正和光纖接口等模塊組成，如圖5 所示。其中誤差計(jì)算模塊由于涉及到矩陣求逆等復(fù)雜浮點(diǎn)運(yùn)算，由FPGA 內(nèi)軟核實(shí)現(xiàn)，其他模塊由RTL 代碼直接實(shí)現(xiàn)。ADC 接口模塊完成高速JESD204B 數(shù)據(jù)流的接收；直流校正模塊用于去除I/Q 數(shù)據(jù)中的直流偏置，時(shí)延校正完成I/Q 支路之間的時(shí)延對(duì)齊，數(shù)字下變頻模塊為0.3～2 GHz 射頻直接采樣頻段專用；誤差計(jì)算和幅相校正模塊用來(lái)校正和補(bǔ)償寬帶I/Q不平衡；低通濾波模塊用來(lái)抑制帶外雜散分量；其他模塊用于接口驅(qū)動(dòng)和通信。

圖5 FPGA軟件功能框圖

高速ADC 采樣環(huán)節(jié)存在諸多的跨時(shí)鐘域、數(shù)據(jù)緩存和串并/并串轉(zhuǎn)換處理，同步復(fù)位信號(hào)的亞穩(wěn)態(tài)以及開(kāi)機(jī)上電初始狀態(tài)的不一致性等因素會(huì)導(dǎo)致I和Q 通道數(shù)據(jù)之間存在整數(shù)個(gè)時(shí)鐘周期的附加時(shí)延差異。該整數(shù)個(gè)時(shí)鐘周期時(shí)延差必須被補(bǔ)償?shù)揭粋€(gè)時(shí)鐘周期內(nèi)，否則會(huì)映射成很大的通道相位差。直接對(duì)I 和Q 數(shù)據(jù)進(jìn)行周期滑窗以錯(cuò)開(kāi)采樣點(diǎn)，觀測(cè)各種情況下的鏡像抑制比，最大鏡像抑制比對(duì)應(yīng)著I 和Q 支路有著最小的時(shí)延差，也就得到了整數(shù)倍時(shí)鐘周期的時(shí)延調(diào)整值?；阽R像信號(hào)功率強(qiáng)度的觀察，可以轉(zhuǎn)化為一種適合于在FPGA 內(nèi)定點(diǎn)實(shí)現(xiàn)的簡(jiǎn)便檢測(cè)算法，無(wú)需輔助的DSP 或CPU 器件，具體實(shí)現(xiàn)方式如圖6 所示。

圖6 校正整數(shù)倍時(shí)延錯(cuò)位的定點(diǎn)算法

大帶寬時(shí)正交解調(diào)器的I/Q 信道頻率響應(yīng)會(huì)呈現(xiàn)明顯的不一致性，同時(shí)正交混頻器的正交失配也存在頻率選擇性，導(dǎo)致I/Q 不平衡特性在大帶寬時(shí)表現(xiàn)出顯著的頻率選擇性，即失真特性不能簡(jiǎn)單地用幅度失真和相位失真的兩個(gè)標(biāo)量值來(lái)表示，失真模型一般需要用四個(gè)有限沖擊響應(yīng)函數(shù)來(lái)近似，如圖7所示。失真信道模型中，g11()和g22()代表主I/Q 鏈路的傳輸響應(yīng)，g12()和g21()代表由I/Q 不平衡引起的交叉耦合響應(yīng)。理想信道中g(shù)11()和g22()的脈沖響應(yīng)為單位沖擊函數(shù)，g12()和g21()為0。

圖7 寬帶I/Q不平衡的失真和補(bǔ)償模型

基于矩陣求逆的最小方差法[20]采用四個(gè)FIR 濾波器來(lái)實(shí)現(xiàn)寬帶I/Q 幅相不平衡的補(bǔ)償校正和通道均衡，使校正后的信號(hào)(Ical+jQcal)以最小方差近似理想信號(hào)(Iideal+jQideal)。在系統(tǒng)校正時(shí)，控制校正源產(chǎn)生已知的理想校正信號(hào)，接收機(jī)ADC 采集到失真的I/Q 基帶信號(hào)?；诶硐氲男Ｕ椿鶐盘?hào)和失真后的基帶信號(hào)，采用矩陣求逆的最小方差法即可計(jì)算四個(gè)補(bǔ)償濾波器(h11、h12、h21、h22)的脈沖響應(yīng),再按圖6 實(shí)施補(bǔ)償校正。濾波器沖擊響應(yīng)的計(jì)算公式如式（1）所示，校正計(jì)算結(jié)果輸出如式（2）和式（3）所示：

其中，hi=h11+jh12為信號(hào)實(shí)部的補(bǔ)償濾波器系數(shù)，hq=h21+jh22為信號(hào)虛部的補(bǔ)償濾波器系數(shù)，Yi和Yq分別為校正模式下采集到的失真I/Q 數(shù)據(jù)的實(shí)部和虛部，X為已知的理想校正源的復(fù)基帶信號(hào)，σ2為注入的白噪聲方差，I為K×K階單位矩陣和OK/2-1分別為長(zhǎng)度K/2 和(K/2-1)的零值列向量，K為補(bǔ)償濾波器長(zhǎng)度。實(shí)際使用時(shí)，校正源可使用寬帶線性調(diào)頻信號(hào)以覆蓋信道內(nèi)所有頻點(diǎn)，補(bǔ)償濾波器的系數(shù)計(jì)算和實(shí)施模塊分別由FPGA 內(nèi)軟核和多路并行復(fù)FIR 濾波器來(lái)實(shí)現(xiàn)。

3 測(cè)試結(jié)果

基于上述系統(tǒng)架構(gòu)，設(shè)計(jì)出0.3～18 GHz 頻段的超寬帶零中頻接收機(jī)的原型樣機(jī)。采用I/Q 支路整數(shù)倍時(shí)延和I/Q 不平衡校正方案，接收機(jī)的部分測(cè)試結(jié)果如表1 所示，指標(biāo)滿足系統(tǒng)需求。

表1 超寬帶零中頻接收機(jī)測(cè)試結(jié)果

為了評(píng)估寬帶I/Q 不平衡的校正補(bǔ)償效果，輸入射頻信號(hào)頻率為11.6 GHz，模擬正交解調(diào)器的本振頻率為10 GHz，校正前后的頻譜如圖8 所示。校正前在-1.6 GHz 處有個(gè)明顯的鏡像雜散，相對(duì)主信號(hào)功率約為-21 dBc，校正后的鏡像雜散相對(duì)主信號(hào)功率約為-55 dBc，改善了34 dB。需要注意的是，校正補(bǔ)償算法只能補(bǔ)償I/Q 鏡像抑制度，對(duì)帶內(nèi)雜散沒(méi)有任何抑制作用，在電路設(shè)計(jì)時(shí)需要嚴(yán)格控制雜散分量的強(qiáng)度。從圖8 中還可以看出，校正后工作頻帶外出現(xiàn)了許多新增的雜散分量,這是由于帶外噪聲分量在做校正運(yùn)算時(shí)被加強(qiáng),實(shí)際使用時(shí)后置一個(gè)數(shù)字低通濾波器來(lái)抑制這些分量。

圖8 X波段單音信號(hào)校正前/后頻譜

4 結(jié)束語(yǔ)

零中頻模擬解調(diào)寬帶接收機(jī)架構(gòu)在系統(tǒng)復(fù)雜度、尺寸、成本和多頻段接收等方面有著顯著的技術(shù)優(yōu)勢(shì)，其主要問(wèn)題是鏡像抑制和直流泄漏等指標(biāo)較差。隨著數(shù)字信號(hào)處理器功能的日益增強(qiáng)，這些指標(biāo)可以通過(guò)數(shù)字處理的方法加以改善。文中介紹的基于零中頻架構(gòu)的0.3～18 GHz 超寬帶接收機(jī)，實(shí)現(xiàn)了瞬時(shí)帶寬為4 GHz 的寬帶接收，在數(shù)字域上采用整數(shù)倍時(shí)延校正方法和寬帶幅相校正方法，校正后的鏡像抑制度獲得平均20 dB 的改善。

實(shí)驗(yàn)研究發(fā)現(xiàn)，零中頻模擬解調(diào)寬帶接收機(jī)存在基帶I/Q 信號(hào)直流偏置隨機(jī)漂移的現(xiàn)象，這一不平衡特性會(huì)導(dǎo)致中頻位置出現(xiàn)虛假信號(hào)，需要消除。對(duì)這一時(shí)變特性的校正方法還需要進(jìn)行更深入的研究。