集成電路綜合自動(dòng)測(cè)試系統(tǒng)軟硬件接口設(shè)計(jì)

馮建呈，閆麗琴，王占選，馮敏潔，周欣萍，孟 旭

(1.北京航天測(cè)控技術(shù)有限公司，北京 100041；2.北京宇航系統(tǒng)工程研究所，北京 100076)

0 引言

測(cè)試是保證集成電路良率的重要手段，其貫穿了集成電路設(shè)計(jì)、生產(chǎn)、篩選等環(huán)節(jié)[1-3]。受限于國內(nèi)集成電路測(cè)試設(shè)備的發(fā)展水平，目前國內(nèi)集成電路特別是超大規(guī)模集成電路的測(cè)試，主要采用國外進(jìn)口設(shè)備，如美國泰瑞達(dá)公司的J750系列、UltraFlex、日本愛德萬公司的V93000以及NI公司的STS測(cè)試系統(tǒng)[4-7]。但因集成電路測(cè)試系統(tǒng)專業(yè)性強(qiáng)、應(yīng)用范圍較為集中，國內(nèi)外也未形成測(cè)試系統(tǒng)標(biāo)準(zhǔn)，這種現(xiàn)狀導(dǎo)致各廠家研制的集成電路測(cè)試系統(tǒng)之間的軟硬件兼容性差。隨著國內(nèi)集成電路產(chǎn)業(yè)的發(fā)展，集成電路產(chǎn)量急劇增加，并且集成電路的規(guī)模越來越大，導(dǎo)致測(cè)試程序、測(cè)試接口板的開發(fā)難度和工作量越來越大。

測(cè)試程序開發(fā)方面。由于測(cè)試系統(tǒng)之間互不兼容，測(cè)試廠、封測(cè)廠等為了提升測(cè)試產(chǎn)能，需要在不同的測(cè)試軟件中重復(fù)開發(fā)，導(dǎo)致時(shí)間成本、經(jīng)濟(jì)成本急劇增加。基于自動(dòng)測(cè)試模型接口采用建模方法，可在測(cè)試程序開發(fā)之前，即完成全部相關(guān)測(cè)試內(nèi)容的模型構(gòu)建，通過測(cè)試程序?qū)?、解析生成測(cè)試程序的核心部分，根據(jù)不同測(cè)試軟件的存儲(chǔ)格式要求存儲(chǔ)模型，可應(yīng)用于不同的測(cè)試軟件，一定程度降低了測(cè)試程序的移植難度。

測(cè)試系統(tǒng)硬件接口方面。因?yàn)閲a(chǎn)集成電路測(cè)試系統(tǒng)的規(guī)模相對(duì)較小、測(cè)試信號(hào)的速率相對(duì)較低，在測(cè)試接入接口方面一般采用固定針的連接器，與國外領(lǐng)先機(jī)臺(tái)之間存在較大的技術(shù)差距。如國外系統(tǒng)中的數(shù)字通道板最高測(cè)試速率可達(dá)1.6 Gbps[8-10]，而國產(chǎn)集成電路測(cè)試設(shè)備的測(cè)試速率較低，一般在200 MHz以下，主要應(yīng)用在中小規(guī)模數(shù)字集成電路、模擬電路和混合信號(hào)電路測(cè)試中，基本不能滿足FPGA、CPU、DSP等典型國產(chǎn)超大規(guī)模集成電路的測(cè)試需求。通過研制基于彈性接入的硬件平臺(tái)接口，可滿足超大規(guī)模集成電路高密度、大通道數(shù)、高速率的信號(hào)傳遞需求。

針對(duì)當(dāng)前國內(nèi)集成電路產(chǎn)業(yè)快速發(fā)展的現(xiàn)狀，基于上述測(cè)試接口，進(jìn)一步研制了國產(chǎn)超大規(guī)模集成電路綜合自動(dòng)測(cè)試系統(tǒng)，該系統(tǒng)未來可有效滿足國產(chǎn)超大規(guī)模集成電路在設(shè)計(jì)驗(yàn)證、量產(chǎn)測(cè)試等方面的測(cè)試需求。

1 總體接口設(shè)計(jì)

所研制的超大規(guī)模集成電路綜合自動(dòng)測(cè)試驗(yàn)證系統(tǒng)(以下簡(jiǎn)稱：測(cè)試系統(tǒng))，包含硬件平臺(tái)、軟件平臺(tái)，對(duì)外接口包含硬件平臺(tái)接口部分和軟件平臺(tái)接口部分。

其中硬件平臺(tái)提供被測(cè)集成電路所需的硬件測(cè)試資源，硬件平臺(tái)接口主要包含測(cè)試對(duì)接鎖緊裝置和電氣信號(hào)接口，實(shí)現(xiàn)測(cè)試接口板與測(cè)試系統(tǒng)中測(cè)試頭的電氣連接。軟件平臺(tái)具備開發(fā)運(yùn)行、數(shù)據(jù)分析、狀態(tài)監(jiān)測(cè)、硬件管理等功能，其對(duì)外接口主要包含測(cè)試程序開發(fā)UI和自動(dòng)測(cè)試模型接口。超大規(guī)模集成電路綜合測(cè)試驗(yàn)證系統(tǒng)對(duì)外接口組成如圖1所示。

圖1 超大規(guī)模集成電路綜合測(cè)試驗(yàn)證系統(tǒng)對(duì)外接口組成圖

2 基于模型描述的軟件接口設(shè)計(jì)

2.1 軟件總體組成

綜合自動(dòng)測(cè)試軟件[11-13]采用開放式、模塊化的軟件架構(gòu)以及層次化的設(shè)計(jì)方法，提高軟件調(diào)試過程的靈活性，方便進(jìn)行功能擴(kuò)展。軟件功能架構(gòu)共包含4個(gè)功能層次：人機(jī)交互管理層、測(cè)試需求與策略層、測(cè)試執(zhí)行層和數(shù)據(jù)分析層。

交互管理層提供友好的人機(jī)交互界面，用于人機(jī)交互管理和維護(hù)操作，包括用戶信息管理、狀態(tài)監(jiān)控管理、系統(tǒng)自檢/自校準(zhǔn)管理和軟件對(duì)外圍程序的接口管理功能。測(cè)試需求與策略層從仿真設(shè)計(jì)文件出發(fā)，最終生成測(cè)試系統(tǒng)可以識(shí)別的測(cè)試程序策略文件；基于測(cè)試需求分析，通過對(duì)測(cè)試資源和測(cè)試方法進(jìn)行描述，生成測(cè)試激勵(lì)數(shù)據(jù)，相應(yīng)配置測(cè)試資源參數(shù)，編譯、鏈接生成測(cè)試程序策略文件，主要包含測(cè)試開發(fā)軟件子平臺(tái)的2個(gè)功能模塊：測(cè)試矢量生成和測(cè)試程序生成。測(cè)試執(zhí)行層的核心功能是將測(cè)試需求與策略層生成的程序文件下載到測(cè)試頭硬件資源的存儲(chǔ)器中，并具體執(zhí)行測(cè)試流程，控制系統(tǒng)儀器設(shè)備完成對(duì)被測(cè)DUT的測(cè)試過程，屬于測(cè)試執(zhí)行的實(shí)體，實(shí)現(xiàn)對(duì)待測(cè)芯片的具體測(cè)試。數(shù)據(jù)分析層基于可視化數(shù)據(jù)分析工具和數(shù)據(jù)庫存儲(chǔ)分析技術(shù)，對(duì)測(cè)試執(zhí)行過程輸出的結(jié)果數(shù)據(jù)進(jìn)行分析，主要包括數(shù)據(jù)分析軟件子平臺(tái)的2個(gè)功能模塊：測(cè)試數(shù)據(jù)分析工具和數(shù)據(jù)庫與數(shù)據(jù)管理功能，實(shí)現(xiàn)對(duì)測(cè)試結(jié)果數(shù)據(jù)的總體分析與存儲(chǔ)。綜合自動(dòng)測(cè)試軟件功能層次架構(gòu)圖如圖2所示。

圖2 軟件功能層次架構(gòu)圖

2.2 自動(dòng)測(cè)試模型總體設(shè)計(jì)[14]

測(cè)試程序開發(fā)UI主要滿足用戶在軟件平臺(tái)開發(fā)測(cè)試程序的需要。自動(dòng)測(cè)試模型接口則是采用建模方法，在測(cè)試程序開發(fā)之前，即完成全部測(cè)試內(nèi)容模型構(gòu)建，并生成測(cè)試模型，可用于通過模型檢查發(fā)現(xiàn)測(cè)試配置沖突等問題，并通過測(cè)試模型導(dǎo)入解析直接生成測(cè)試程序。

集成電路自動(dòng)測(cè)試模型建模方法包括UUT(被測(cè)對(duì)象)模型建模、連接關(guān)系模型建模、信號(hào)模型建模、測(cè)試項(xiàng)目模型建模、測(cè)試流程模型建模、模型文件格式等。其中模型文件的具體格式根據(jù)所面向的測(cè)試軟件的不同，格式可自定義。

集成電路自動(dòng)測(cè)試模型建?；玖鞒虨槭紫冉UT(被測(cè)對(duì)象)模型建模，UUT模型為全部模型的基礎(chǔ)。在此基礎(chǔ)上，依次完成連接關(guān)系模型建模、信號(hào)模型建模、測(cè)試項(xiàng)目模型建模、測(cè)試流程模型建模等。其中信號(hào)模型建模包含電源屬性，電平、時(shí)序、向量等數(shù)字信號(hào)屬性，模擬信號(hào)、射頻信號(hào)屬性等的設(shè)置。在模型建立完畢后，可以導(dǎo)出為模型文件。各模型文件格式根據(jù)所面向的測(cè)試軟件的不同，格式可自定義。集成電路自動(dòng)測(cè)試模型建模方法流程圖如圖3所示。

圖3 集成電路自動(dòng)測(cè)試模型建模方法流程圖

上述流程中，UUT模型主要實(shí)現(xiàn)被測(cè)集成電路的引腳信號(hào)及其輸入輸出屬性描述；連接關(guān)系模型，主要描述測(cè)試儀器通道與被測(cè)集成電路引腳之間的連接關(guān)系；信號(hào)模型，主要描述被測(cè)集成電路測(cè)試所需的電源屬性，電平、時(shí)序、向量等數(shù)字信號(hào)屬性，模擬信號(hào)、射頻信號(hào)等屬性；測(cè)試項(xiàng)目模型，基于信號(hào)模型，組合出面向不同測(cè)試需求的測(cè)試項(xiàng)目；測(cè)試流程模型，基于測(cè)試項(xiàng)目模型，組合出測(cè)試項(xiàng)目的執(zhí)行順序、執(zhí)行失敗或通過下的跳轉(zhuǎn)目標(biāo)、執(zhí)行開始與結(jié)束的動(dòng)作、中斷的標(biāo)志。

2.3 UUT模型設(shè)計(jì)

UUT模型是其余測(cè)試模型的基礎(chǔ)。UUT模型創(chuàng)建過程如下：首先建立UUT引腳名稱，UUT引腳名稱是所有測(cè)試關(guān)系互相索引的基礎(chǔ)數(shù)據(jù)。在引腳名稱的基礎(chǔ)上，配置各引腳的屬性：輸入、輸出、差分、模擬、射頻、串行、電源等不同屬性。為了提高測(cè)試效率，可對(duì)UUT引腳分組，如建立輸入信號(hào)組、輸出信號(hào)組、數(shù)據(jù)總線信號(hào)組等，并予以命名，在后續(xù)的其他模型建模中，可直接引用。上述操作完畢后，可按照模型文件格式保存。

以某型存儲(chǔ)器的UUT模型建模為例，首先建立存儲(chǔ)器引腳名稱：電源引腳、數(shù)據(jù)引腳、地址引腳、控制引腳等；其次設(shè)置各引腳的屬性：電源、輸入、輸出、雙向等不同屬性。為了提高測(cè)試效率，可對(duì)存儲(chǔ)器引腳分組，如數(shù)據(jù)總線、控制總線、地址總線。在后續(xù)的其他模型建模中，可直接引用。上述操作完畢后，可按照模型文件格式保存。以存儲(chǔ)器為例的UUT模型建模流程圖如圖4所示。

圖4 UUT模型建模流程圖

2.4 連接關(guān)系模型設(shè)計(jì)

連接關(guān)系模型建立被測(cè)集成電路與測(cè)試儀器資源通道的映射關(guān)系。首先讀取UUT模型，解析出UUT模型中的引腳名稱和信號(hào)屬性。按照引腳名稱為索引，逐個(gè)連接或者設(shè)置儀器資源通道。在連接通道過程中，對(duì)UUT引腳的屬性和儀器資源通道屬性進(jìn)行匹配性檢查，如不匹配，則輸出錯(cuò)誤信息。連接關(guān)系建立后，可根據(jù)模型文件格式保存連接關(guān)系模型。

以某型存儲(chǔ)器的連接關(guān)系模型建模為例。首先讀取存儲(chǔ)器的UUT模型，解析出存儲(chǔ)器模型中的引腳名稱和信號(hào)屬性。按照引腳名稱逐個(gè)連接電源通道、數(shù)字測(cè)試儀器通道。在連接通道過程中，對(duì)存儲(chǔ)器引腳的屬性和電源通道、數(shù)字測(cè)試儀器通道屬性進(jìn)行匹配性檢查。以存儲(chǔ)器為例的連接關(guān)系模型建模流程圖如圖5所示。

圖5 連接關(guān)系模型建模流程圖

2.5 信號(hào)模型設(shè)計(jì)

信號(hào)模型，主要描述被測(cè)集成電路測(cè)試所需的信號(hào)屬性。首先讀取并解析UUT引腳信號(hào)名稱及其屬性，后續(xù)在配置信號(hào)模型屬性時(shí)，將根據(jù)各引腳屬性進(jìn)行規(guī)則檢查，如信號(hào)屬性與引腳屬性沖突，則輸出錯(cuò)誤信息。如對(duì)電源引腳配置數(shù)字信號(hào)屬性，則應(yīng)輸出錯(cuò)誤信息。

信號(hào)屬性分為：電源屬性，電平、時(shí)序、向量等數(shù)字信號(hào)屬性，模擬信號(hào)、射頻信號(hào)等，可根據(jù)測(cè)試需要擴(kuò)展信號(hào)類型。

電源信號(hào)屬性配置：根據(jù)測(cè)試類型不同，建立電源信號(hào)組合，如工作電源信號(hào)組合，拉偏電源信號(hào)組合，靜態(tài)電源信號(hào)組合等。在每種電源信號(hào)組合下，對(duì)于各個(gè)電源引腳進(jìn)行參數(shù)配置，主要配置測(cè)試狀態(tài)(如開、關(guān))、參數(shù)范圍(如電壓范圍、電流范圍)、運(yùn)行模式(如各路電源的開啟順序、開啟延時(shí)、關(guān)閉順序、關(guān)閉延時(shí)等)等模式。

電平信號(hào)屬性配置：根據(jù)測(cè)試類型不同，建立電平信號(hào)組合，如連接性(開短路)電平信號(hào)組合，功能測(cè)試電平信號(hào)組合等。在每種電平信號(hào)組合下，對(duì)于各個(gè)數(shù)字引腳進(jìn)行參數(shù)配置，主要根據(jù)數(shù)字引腳的輸入、輸出屬性，配置VIL、VIH、VOL、VOH、IOH、IOL、負(fù)載模式等。

時(shí)序信號(hào)屬性配置：根據(jù)測(cè)試類型不同，建立時(shí)序信號(hào)組合，如交流參數(shù)時(shí)序信號(hào)組合，功能測(cè)試時(shí)序信號(hào)組合等。在每種時(shí)序信號(hào)組合下，對(duì)于各個(gè)數(shù)字引腳進(jìn)行參數(shù)配置，主要根據(jù)數(shù)字引腳的輸入、輸出屬性，基于事件驅(qū)動(dòng)的原理，配置每個(gè)事件動(dòng)作的特性和發(fā)生事件，如事件A為驅(qū)動(dòng)高電平，發(fā)生在0 ms，事件B為驅(qū)動(dòng)低電平，發(fā)生在1 ms等。

向量關(guān)系屬性配置：根據(jù)測(cè)試類型不同，建立向量關(guān)系組合，如直流參數(shù)測(cè)試向量關(guān)系組合，交流參數(shù)測(cè)試向量關(guān)系組合，功能測(cè)試向量關(guān)系組合等。在每種向量關(guān)系組合下，首先按照適用的軟件平臺(tái)需要的向量格式編寫向量文件，如參照STIL標(biāo)準(zhǔn)，向量文件中的UUT引腳要與前述UUT模型文件完全一致。向量文件的數(shù)量應(yīng)不少于測(cè)試向量組合的數(shù)量，在編寫完向量后，在各個(gè)向量組合的屬性中選擇對(duì)應(yīng)的向量文件。配置完畢后，可根據(jù)模型文件格式保存模型。模擬信號(hào)、射頻信號(hào)以及其他根據(jù)測(cè)試需要擴(kuò)展信號(hào)的屬性配置可參照上述過程自定義。

在完成上述全部信號(hào)屬性定義并保存模型后，按照模型文件格式保存為信號(hào)模型文件。

以某型存儲(chǔ)器的信號(hào)模型建模為例。存儲(chǔ)器的信號(hào)模型建模包括電源屬性，電平、時(shí)序、向量等數(shù)字信號(hào)屬性配置。首先讀取并解析存儲(chǔ)器引腳信號(hào)名稱及其屬性。然后依次配置電源信號(hào)屬性、電平信號(hào)屬性、時(shí)序信號(hào)屬性，向量關(guān)系屬性。其中向量關(guān)系屬性配置：主要分為針對(duì)延時(shí)時(shí)間、建立時(shí)間、讀寫時(shí)間等參數(shù)測(cè)試的向量關(guān)系組合，以及功能測(cè)試向量關(guān)系組合等。在每種向量關(guān)系組合下，采用STIL標(biāo)準(zhǔn)格式編寫向量文件。功能測(cè)試向量關(guān)系組合對(duì)應(yīng)的向量文件主要包含MARCH、WALK、全0全1等。

在完成上述全部信號(hào)屬性定義并保存模型后，按照模型文件格式保存為信號(hào)模型文件。以存儲(chǔ)器為例的信號(hào)模型建模流程圖如圖6所示。

圖6 信號(hào)模型建模流程圖

2.6 測(cè)試項(xiàng)目模型設(shè)計(jì)

測(cè)試項(xiàng)目模型，基于信號(hào)模型文件，組合出面向不同測(cè)試需求的測(cè)試項(xiàng)目。首先加載信號(hào)模型文件，根據(jù)需要建立不同類型的測(cè)試項(xiàng)目模型名稱，如開短路測(cè)試、直流參數(shù)測(cè)試(如輸入電壓測(cè)試、輸出電流測(cè)試等)、交流參數(shù)測(cè)試(如傳輸時(shí)間測(cè)試)、功能測(cè)試等；其次在各測(cè)試項(xiàng)目中，配置需要引用的信號(hào)屬性，包括電源、數(shù)字信號(hào)、模擬信號(hào)等的屬性。為保證測(cè)試程序正確執(zhí)行，在測(cè)試項(xiàng)目執(zhí)行前或執(zhí)行后可加入相應(yīng)的執(zhí)行動(dòng)作，如延時(shí)、計(jì)算等。配置完畢后，可根據(jù)模型文件格式保存模型。

以某型存儲(chǔ)器的測(cè)試項(xiàng)目模型為例。首先加載信號(hào)模型文件，依次建立測(cè)試項(xiàng)目，配置需要引用的信號(hào)屬性。以存儲(chǔ)器為例的測(cè)試項(xiàng)目模型建模流程圖如圖7所示。

圖7 測(cè)試項(xiàng)目模型建模流程圖

2.7 測(cè)試流程模型設(shè)計(jì)

測(cè)試流程模型，基于測(cè)試項(xiàng)目模型文件，首先解析出測(cè)試模型，其次按照測(cè)試需求，設(shè)置各測(cè)試項(xiàng)目的執(zhí)行順序，并設(shè)置各個(gè)測(cè)試項(xiàng)目執(zhí)行失敗或通過下的跳轉(zhuǎn)目標(biāo)，設(shè)置測(cè)試流程模型的整體的執(zhí)行開始與結(jié)束的動(dòng)作以及中斷的標(biāo)志。配置完畢后，可根據(jù)模型文件格式保存模型。

以某型存儲(chǔ)器的測(cè)試流程模型為例?；跍y(cè)試項(xiàng)目模型文件，首先解析出測(cè)試模型，其次按照測(cè)試需求，設(shè)置各測(cè)試項(xiàng)目的執(zhí)行模式等。以存儲(chǔ)器為例的測(cè)試流程模型建模流程圖如圖8所示。

圖8 測(cè)試流程模型建模流程圖

3 測(cè)試系統(tǒng)集成與校準(zhǔn)方案

硬件平臺(tái)接口主要包含測(cè)試對(duì)接鎖緊裝置和電氣信號(hào)接口。測(cè)試對(duì)接鎖緊裝置用來鎖緊DIB(測(cè)試接口板)，達(dá)到DIB與測(cè)試頭內(nèi)部Pogo Pin(彈性連接針)連接的目的。DIB結(jié)構(gòu)用來加強(qiáng)和支撐DIB電路板、并實(shí)現(xiàn)鎖緊對(duì)接的輔助結(jié)構(gòu)。通過硬件平臺(tái)接口，實(shí)現(xiàn)測(cè)試頭硬件資源通道與測(cè)試接口板的資源對(duì)接。硬件平臺(tái)接口組成如圖9所示。

圖9 硬件接口組成框圖

測(cè)試頭硬件平臺(tái)接口安裝使用示意圖如圖10所示。

圖10 對(duì)接裝置示意圖

3.1 測(cè)試對(duì)接鎖緊裝置

測(cè)試對(duì)接鎖緊裝置包含對(duì)接鎖緊結(jié)構(gòu)及動(dòng)力裝置等。DIB結(jié)構(gòu)和對(duì)接鎖緊裝置安裝示意圖如圖11所示。

圖11 DIB結(jié)構(gòu)和對(duì)接鎖緊裝置安裝示意圖

其工作過程如下：將DIB結(jié)構(gòu)上的滾輪組放入滑動(dòng)板斜槽入口中，定位針及定位孔保證DIB結(jié)構(gòu)放入的位置精度，所有滑動(dòng)板同步水平運(yùn)動(dòng)，將DIB電路板滾輪垂直壓入，實(shí)現(xiàn)DIB電路板的鎖緊。DIB結(jié)構(gòu)和對(duì)接鎖緊裝置安裝示意圖如圖12所示。

圖12 DIB結(jié)構(gòu)和對(duì)接鎖緊裝置安裝示意圖

測(cè)試對(duì)接鎖緊裝置的所有滑板必須同步運(yùn)動(dòng)，以實(shí)現(xiàn)DIB電路板的垂直、平穩(wěn)、完全壓入。為保障對(duì)接的同步性，機(jī)構(gòu)采用4組平面連桿，包括組A和組B各一對(duì)，通過軸實(shí)現(xiàn)同步運(yùn)動(dòng)。運(yùn)動(dòng)過程是：動(dòng)力源水平直線推動(dòng)杠桿，利用支點(diǎn)反方向拉動(dòng)連桿A，連桿A帶動(dòng)A組滑板向軸側(cè)運(yùn)動(dòng)，通過連桿B及轉(zhuǎn)臂將軸推轉(zhuǎn)，軸帶動(dòng)B組滑板同步運(yùn)動(dòng)，從而實(shí)現(xiàn)所有滑動(dòng)板同步運(yùn)動(dòng)[15-18]。對(duì)接鎖緊裝置內(nèi)部機(jī)構(gòu)如圖13所示。

圖13 對(duì)接鎖緊裝置內(nèi)部機(jī)構(gòu)爆炸圖

3.2 Pogo Block設(shè)計(jì)方案

電氣信號(hào)接口包含Pogo Block(彈性連接器)、測(cè)試線纜等，核心為Pogo Block。Pogo Block主要由上蓋板、下蓋板、本體、PCB四件部件構(gòu)成。上蓋板、下蓋板采用工程塑料，起到Pogo Pin導(dǎo)向和壓合作用。本體為全金屬材料，Pogo Pin與本體在結(jié)構(gòu)上是同軸探針結(jié)構(gòu)。通孔四周由空氣絕緣，達(dá)到50歐姆的阻抗匹配要求。PCB 通過螺絲與block鎖住。

Pogo Pin應(yīng)用于集成電路測(cè)試時(shí)測(cè)試信號(hào)輸出與測(cè)試DIB之間的精密連接，具有很強(qiáng)的穩(wěn)定性和耐久性[19-20]。Pogo Pin主要以彈簧針接觸體為核心，可傳輸高速數(shù)字信號(hào)、模擬信號(hào)、直流電源等多類型信號(hào)。Pogo Pin主要由針頭、外管、彈簧三大基本部件構(gòu)成。

Pogo Block設(shè)計(jì)示意圖如圖14所示。

圖14 Pogo Block設(shè)計(jì)示意圖

Pogo Block安裝結(jié)構(gòu)命名為Housing(安裝外框/支架)。Pogo Block上加工導(dǎo)向筋等類似結(jié)構(gòu)，與Housing上的導(dǎo)向槽相配合，保證所有儀表的Pogo Pin的高度保持一致；Pogo Block安裝在Housing上后，Pogo Pin垂直于Housing水平面，確保在對(duì)接過程中無水平方向位移。Pogo Block與Housing安裝示意圖如圖15所示。

圖15 Pogo Block的housing示意圖

4 指標(biāo)測(cè)試與分析

4.1 軟件接口測(cè)試與分析

采用74系列計(jì)數(shù)器74HCT163，開展軟件接口測(cè)試。在模型格式文件的約束下，建立74HCT163的UUT模型，并基于所研制的DIB，建立連接關(guān)系模型。基于UUT模型和連接關(guān)系模型，依次完成電源、電平信號(hào)模型、時(shí)序關(guān)系模型和測(cè)試向量，將模型進(jìn)行組合后，進(jìn)一步生成測(cè)試項(xiàng)目模型，按照不同的測(cè)試場(chǎng)景，組合為測(cè)試流程，采用XML格式保存。其建模過程如圖16所示。

圖16 測(cè)試模型建模與驗(yàn)證過程示意圖

為驗(yàn)證接口，在綜合自動(dòng)測(cè)試軟件中導(dǎo)入該XML文件，所生成的測(cè)試程序中的功能測(cè)試流程項(xiàng)目截圖如圖17所示。

圖17 模型導(dǎo)入解析后生成的功能測(cè)試流程

對(duì)所生成測(cè)試程序，通過編譯下載，即可加載到測(cè)試運(yùn)行界面。各測(cè)試項(xiàng)目、部分DC參數(shù)的運(yùn)行結(jié)果如圖18所示。

通過查看測(cè)試流程的執(zhí)行結(jié)果，該芯片的連接性測(cè)試、DC參數(shù)測(cè)試(輸入電流、輸出高電壓、輸出低電壓等)、AC參數(shù)測(cè)試(延遲時(shí)間等)均能通過測(cè)試，滿足器件要求。

通過1)導(dǎo)入XML文件生成測(cè)試流程、2)對(duì)測(cè)試流程的編譯下載和執(zhí)行、3)實(shí)際查看對(duì)比分析測(cè)試流程執(zhí)行結(jié)果等三步操作，驗(yàn)證了軟件接口符合預(yù)期設(shè)計(jì)要求，具有較好的可移植性和兼容性。

4.2 硬件接口測(cè)試與分析

首先進(jìn)行Pogo Block結(jié)構(gòu)安裝一致性測(cè)試?；诟呔葓D像尺寸測(cè)量?jī)x，將所需要的測(cè)試尺寸參數(shù)、基準(zhǔn)測(cè)量點(diǎn)坐標(biāo)輸入到測(cè)試軟件中，在保證良好接地的情況下，測(cè)試Pogo Block各個(gè)行列中各個(gè)的Pogo Pin與基準(zhǔn)點(diǎn)的距離。部分測(cè)試數(shù)據(jù)如表1所示。

經(jīng)測(cè)試，距離偏差數(shù)據(jù)均小于0.1 mm，滿足設(shè)計(jì)要求和實(shí)際使用要求。

其次開展電氣參數(shù)測(cè)試。主要使用矢量網(wǎng)絡(luò)分析儀，基于專門設(shè)計(jì)的信號(hào)測(cè)試板，測(cè)試Pogo Block性能是否滿足測(cè)試信號(hào)的需要。測(cè)試時(shí)通過信號(hào)線連接測(cè)試，主要測(cè)試網(wǎng)絡(luò)信號(hào)的S11，S21參數(shù)。部分測(cè)試數(shù)據(jù)如表2所示。

表2 部分Pogo Block電氣特性測(cè)試數(shù)據(jù)

分析測(cè)試數(shù)據(jù)表明，S11為-23.885 dB @3 GHz，S21為-8.875 8 dB @3 GHz，均滿足設(shè)計(jì)要求，滿足最高1.6 Gbps數(shù)字信號(hào)等的傳遞要求。

5 結(jié)束語

本文主要介紹了國產(chǎn)超大規(guī)模集成電路綜合自動(dòng)測(cè)試系統(tǒng)軟硬件平臺(tái)的測(cè)試接口。其中軟件平臺(tái)接口主要采用基于模型的方法，構(gòu)建可導(dǎo)入、具備一定通用性的測(cè)試模型，主要針對(duì)當(dāng)前隨著被測(cè)對(duì)象的規(guī)模越來越龐大、測(cè)試程序之間不能互相移植問題，并采用存儲(chǔ)器、計(jì)數(shù)器等芯片對(duì)測(cè)試模型建模過程進(jìn)行了說明和驗(yàn)證。硬件平臺(tái)接口主要實(shí)現(xiàn)裝有被測(cè)集成電路芯片的測(cè)試接口板與測(cè)試頭的連接，滿足測(cè)試儀器與測(cè)試對(duì)象之間的信號(hào)傳遞關(guān)系，采用測(cè)試對(duì)接鎖緊裝置實(shí)現(xiàn)測(cè)試接口板的安裝鎖緊，采用Pogo Block實(shí)現(xiàn)電氣信號(hào)傳遞，通過測(cè)試，作為硬件平臺(tái)接口核心的Pogo Block的連接器引腳的偏差小于0.1 mm，電氣特征可滿足最高1.6 Gbps高速數(shù)字信號(hào)等的傳遞要求。未來進(jìn)一步工程化設(shè)計(jì)后，本系統(tǒng)將可廣泛應(yīng)用在集成電路的設(shè)計(jì)驗(yàn)證、量產(chǎn)測(cè)試和篩選測(cè)試等環(huán)節(jié)，滿足國產(chǎn)集成電路測(cè)試需要。