毫米波功率合成技術(shù)及三維堆疊封裝

朱嘯宇，干書劍，趙 超，王培陽，王志奎

（中國航天科工集團(tuán)8511 研究所，江蘇 南京 210007）

0 引言

毫米波技術(shù)在通信和雷達(dá)領(lǐng)域應(yīng)用越來越廣泛，但毫米波源較低的輸出功率制約了其發(fā)展，將多個(gè)毫米波信號(hào)進(jìn)行功率合成的技術(shù)是提高功率的有效技術(shù)途徑。功率合成技術(shù)發(fā)展至今，通常采用Lange 電橋［1］和功分器2 種器件實(shí)現(xiàn)。Lange 電橋的尺寸和頻率相關(guān)，毫米波段的Lange 橋尺寸小，需增加過渡微帶才能與放大器芯片端口匹配，增加了裝配的難度，導(dǎo)致傳輸損耗和端口駐波惡化。

功分器的形式有很多種，其中基片集成波導(dǎo)［2］（SIW）形式的功分器較為適合平面集成、大功率合成和毫米波頻段的應(yīng)用。但是傳統(tǒng)的SIW 功分器以PCB 工藝平臺(tái)為主，大多采用微波介質(zhì)板或環(huán)氧樹脂介質(zhì)為基板，尺寸較大，加工精度較低，不易與功率放大器芯片進(jìn)行小型化集成。 微機(jī)電系統(tǒng)［3］（MEMS）作為目前實(shí)現(xiàn)器件小型化、高加工精度和高集成度的主要工藝之一，可以彌補(bǔ)傳統(tǒng)SIW 功分器的不足。近年來，已有學(xué)者利用MEMS 工藝設(shè)計(jì)出微同軸寬帶功分器和太赫茲波導(dǎo)功分器，但是同軸結(jié)構(gòu)和波導(dǎo)結(jié)構(gòu)與芯片互聯(lián)難度較大，不利于集成度的提高。

因此本文結(jié)合MEMS 工藝和SIW 結(jié)構(gòu)，設(shè)計(jì)了一種硅基SIW 功率合成器和三維堆疊封裝，易與芯片互聯(lián)，兼具了小型化、大功率容量、高加工精度和高集成度等優(yōu)勢。并制作了一款33～37 GHz 的功率合成器和三維堆疊封裝，通過軟件仿真和實(shí)測驗(yàn)證了毫米波功率合成和三維堆疊封裝的可行性。

1 功率合成器的設(shè)計(jì)與測試

1.1 功率合成器的選用

功率合成技術(shù)的主要性能指標(biāo)為合成效率，合成效率定義為：式中，Po為功率合成后輸出功率，Pi為功率放大單元輸出功率總和。

影響合成效率的因素主要有合成路徑引入的損耗、幅度相位的一致性和不同路徑的隔離度等。此外進(jìn)行功率合成時(shí)，功率放大器芯片的熱量較為集中，需考慮散熱設(shè)計(jì)，以保證放大器芯片的性能和可靠性。

在毫米波段，趨膚效應(yīng)較明顯，平面型功率合成電路傳輸損耗較大，而波導(dǎo)合成電路尺寸偏大，選用SIW形式的合成網(wǎng)絡(luò)，既可以保證低傳輸損耗、高功率傳輸，又可以縮小尺寸，并且端口位置可根據(jù)不同放大器尺寸靈活變動(dòng)，與芯片可用金絲互聯(lián)，易于集成。

為了保證每一路合成路徑的一致性，需要高加工精度的平臺(tái)作為保障。選用MEMS 工藝平臺(tái)，以硅為傳輸介質(zhì)，采用高深寬比TSV［4］刻蝕技術(shù)，實(shí)現(xiàn)密集TSV 孔以等效金屬壁；線寬和線間距最小可達(dá)10 μm。加工精度誤差為微米級(jí)，可滿足一致性的要求。

不同路徑之間需保證較高的隔離度，通過增加隔離電阻可有效提升隔離度。MEMS 工藝通過先在硅晶圓表面形成一層氧化硅和氮化硅的復(fù)合介質(zhì)，隨后在需要加電阻區(qū)域的介質(zhì)上濺射一層金屬鉭，最后在金屬層兩端鍍金，形成電阻層。電阻尺寸為微米級(jí)，厚度為埃米級(jí)，可忽略不計(jì)。對(duì)比常規(guī)功分器將貼片電阻作為隔離電阻的方式［5］，極大地縮小電阻尺寸，并且無需電子裝配工藝，簡化工藝流程。

綜上所述，基于MEMS 工藝的SIW 功分器可以提高毫米波頻段的合成效率。

1.2 硅基SIW 功分器的設(shè)計(jì)

基片集成波導(dǎo)是通過介質(zhì)中2 排密集排布的金屬化孔等效成電壁，結(jié)合介質(zhì)上下2 個(gè)金屬化面等效為波導(dǎo)結(jié)構(gòu)。結(jié)構(gòu)示意圖如圖1 所示。Weff為等效為金屬波導(dǎo)時(shí)的寬度。由文獻(xiàn)［6］的理論計(jì)算可知：

圖1 基片集成波導(dǎo)結(jié)構(gòu)示意圖

從而可以根據(jù)金屬波導(dǎo)中的公式推導(dǎo)出SIW 中的TE10模的截止頻率fTE10：

式中，c為真空中光速，εr為介質(zhì)的相對(duì)介電常數(shù)。為了防止高次模的干擾，保證只有TE10一種模式可以被傳播，設(shè)計(jì)時(shí)還需要保證：

硅基SIW 功分器的介質(zhì)基板采用200 μm 厚度的硅基板，相對(duì)介電常數(shù)εr為11.9，TSV 孔徑30 μm。工作頻率為33～37 GHz，功分器結(jié)構(gòu)示意圖如圖2 所示。輸入和輸出端口將SIW 的類波導(dǎo)傳輸形式過渡為共面波導(dǎo)的傳輸形式，硅基板厚度與芯片厚度相差較小，可使用金絲進(jìn)行互聯(lián)；功分器頂部開槽以減少插入損耗；引入隔離電阻提高端口間隔離度。端口特性阻抗均為50 Ω，通過理論推導(dǎo)得到W1=0.13 mm，W2=0.53 mm，W3=1.96 mm。

圖2 SIW 功分器示意圖

1.3 SIW 功分器仿真和測試

為了驗(yàn)證上述設(shè)計(jì)方法，對(duì)頻率為33～37 GHz 的功分器進(jìn)行仿真。圖3 為SIW 仿真優(yōu)化后的模型示意圖，外形尺寸為5.4 mm×6.6 mm×0.2 mm。表1 為優(yōu)化后的尺寸參數(shù)。

表1 優(yōu)化后參數(shù)的尺寸

圖3 功分器仿真模型示意圖

圖4描述了仿真和實(shí)測結(jié)果的對(duì)比圖以及實(shí)物圖，實(shí)驗(yàn)使用矢量網(wǎng)絡(luò)分析儀以及探針臺(tái)進(jìn)行測試。圖4（a）—（e）從對(duì)比結(jié)果可以看出，仿真結(jié)果和實(shí)測結(jié)果基本吻合。在33～37 GHz 內(nèi)，實(shí)測結(jié)果中插入損耗S21在3.5 dB 左右，即單路損耗為0.5 dB；隔離度S23小于-15 dB，在35～37 GHz均小于-20 dB；輸入輸出回波損耗S11、S22全頻段小于-20 dB；不同路徑同一頻點(diǎn)下的幅度差別小于0.1 dB，相位差不超過1.5°。圖4（f）給出了SIW 功分器的實(shí)物圖。

圖4 SIW 功分器 ：(a)—(e)仿真與實(shí)測對(duì)比圖；(f)實(shí)物圖

通過分析，與仿真結(jié)果的偏差主要原因是探針臺(tái)測試時(shí)需用砷化鎵微帶轉(zhuǎn)接探針，砷化鎵微帶和功分器用金絲鍵合互聯(lián)，金絲在毫米波段引入的電感效應(yīng)較強(qiáng)，容易影響各端口的匹配和引入損耗。

2 三維堆疊封裝的設(shè)計(jì)和測試

2.1 功率合成三維堆疊封裝設(shè)計(jì)

為了方便功分器的工程應(yīng)用，將功率放大器芯片與功分器進(jìn)行集成和封裝是一個(gè)有效途徑。載板式封裝是實(shí)現(xiàn)器件集成最為簡單的形式，即將功分器和放大器芯片燒結(jié)至金屬載板上，后續(xù)使用時(shí)將載板燒結(jié)至組件內(nèi)即可。

本文選用的功率放大器芯片為氮化鎵芯片，平均線膨脹系數(shù)約為5.6×10-6/℃，工作頻率33～37 GHz，飽和輸出功率41 dBm，附加效率約為30%。若工作條件為脈沖工作，占空比10%，周期1 ms，峰值熱耗約為30 W，平均熱耗3 W。綜上考慮，本文選用鉬銅（Mo80-Cu）作為金屬載板材料，鉬銅平均線膨脹系數(shù)約為6.8×10-6/℃，熱導(dǎo)率約為170 W/（m·K），與芯片熱膨脹系數(shù)相近，且導(dǎo)熱能力較好。將功分器、功率放大器芯片、芯片電容和微帶采用金錫焊料燒結(jié)和導(dǎo)電膠粘接的形式安裝至鉬銅載板上。載板可采用燒結(jié)或螺絲固定的方式安裝至組件上進(jìn)行應(yīng)用。實(shí)物圖如圖5 所示。

圖5 功率合成載板式封裝

裝配過程中由于器件較多，尺寸較大，導(dǎo)致裝配難度較大，效率低，一致性差等問題。為了提高生產(chǎn)效率和一致性，實(shí)現(xiàn)氣密封裝，方便工程應(yīng)用，本文基于MEMS 工藝平臺(tái)，利用TSV 轉(zhuǎn)接板、晶圓級(jí)鍵合［7］技術(shù)，提出了功率合成的三維堆疊封裝的設(shè)計(jì)。

硅的熱導(dǎo)率約為150 W/（m·K），硅的平均線膨脹系數(shù)約為4.1×10-6/℃，與氮化鎵芯片匹配，根據(jù)功率合成的實(shí)際情況對(duì)其進(jìn)行熱仿真?？紤]余量設(shè)計(jì)，單個(gè)放大器芯片平均功耗設(shè)置為7 W，熱量集中在功放芯片的末級(jí)管芯處，環(huán)境溫度設(shè)置為60 ℃，仿真結(jié)果如圖6 所示。由仿真結(jié)果可知，芯片結(jié)溫為123 ℃，遠(yuǎn)低于氮化鎵芯片的極限結(jié)溫。因此硅可作為功率放大器底部熱沉，滿足散熱需求，保證放大器芯片的性能和可靠性。

圖6 硅載板熱仿真結(jié)果

由于材料相同，將SIW 功分器沉入硅載板，實(shí)現(xiàn)一體化設(shè)計(jì)，省去了功分器裝配的步驟；采用晶圓級(jí)鍵合技術(shù)，可以大幅提高生產(chǎn)效率和產(chǎn)品的一致性；設(shè)計(jì)TSV 轉(zhuǎn)接板和硅帽，采用2 次晶圓級(jí)鍵合，實(shí)現(xiàn)三維封裝的氣密性；通過刻蝕工藝形成硅帽，對(duì)硅帽內(nèi)表面進(jìn)行金屬化，與底部載板構(gòu)成封閉金屬腔體，提高電磁屏蔽能力。功率合成的三維堆疊封裝示意圖如圖7 所示。

TSV 轉(zhuǎn)接板示意圖如圖8 所示。在與硅帽的焊接區(qū)域附近用TSV 孔將放大器的饋電走線從轉(zhuǎn)接板上表面過渡到下表面，從而避開焊接區(qū)域。

圖8 饋電線和焊接框示意圖

晶圓級(jí)鍵合技術(shù)是在較低的溫度下，利用低熔點(diǎn)金屬與難熔金屬之間的化學(xué)反應(yīng)形成更高熔點(diǎn)的金屬間化合物的技術(shù)，即鍵合后的金屬化合物的熔點(diǎn)高于鍵合溫度，從而實(shí)現(xiàn)共晶鍵合和氣密效果。功率放大器的裝配工藝采用金錫焊料共晶的形式，燒結(jié)溫度在290 ℃左右，因此底板和轉(zhuǎn)接板之間采用低溫共晶鍵合常用的金屬體系A(chǔ)u-Sn，保證在功率放大器裝配過程中載板和轉(zhuǎn)接板的焊料不會(huì)出現(xiàn)重熔。蓋帽和轉(zhuǎn)接板之間采用共晶溫度更低的Au-In 金屬體系進(jìn)行鍵合。功率合成的三維堆疊封裝的工藝流程如圖9 所示。三維堆疊封裝實(shí)物圖如圖10 所示。

圖9 三維堆疊封裝的工藝流程

圖10 三維堆疊封裝實(shí)物圖

2.2 功率合成三維堆疊封裝測試

為了驗(yàn)證三維堆疊封裝的射頻性能和可行性，使用信號(hào)源和功率計(jì)對(duì)其進(jìn)行了測試。實(shí)驗(yàn)測試條件為工作周期1 ms，占空比10%。圖11 為飽和輸出功率曲線圖。

圖11 功率合成實(shí)測數(shù)據(jù)曲線圖

功率放大器芯片合成后的飽和輸出功率均在43 dBm 以上，輸出端損耗約為1 dB，合成效率約為80%?？紤]測試架引入的傳輸損耗，實(shí)驗(yàn)結(jié)果與功分器單測數(shù)據(jù)是比較吻合的。實(shí)驗(yàn)說明該功率合成技術(shù)完全適用于毫米波段的大功率合成應(yīng)用。

3 結(jié)束語

本文從毫米波段功率合成的影響因素出發(fā)，提出了一種低傳輸損耗、高功率、高隔離度、高通道一致性的功率合成技術(shù)，端口可根據(jù)芯片調(diào)整，適用大多數(shù)功率放大器芯片的合成；設(shè)計(jì)了一種三維堆疊功率合成封裝，具有氣密、散熱性好、集成度高、裝配效率高、裝配一致性好等優(yōu)點(diǎn)，可以廣泛應(yīng)用在毫米波頻段和更高頻率的大功率合成中。■