電源監(jiān)測電路的優(yōu)化設計*

焦新泉 董 康 袁延榮 賈興中

（1.中北大學電子測試技術重點實驗室 太原 030051）（2.中北大學儀器科學與動態(tài)測試教育部重點實驗室 太原 030051）（3.北京臨近空間飛行器系統(tǒng)工程研究所 北京 100710）

1 引言

在航空工業(yè)領域中，信號綜合測試設備需要完成大量信號的精確采集和測量［1］。該系統(tǒng)的采集設備、控制設備以及執(zhí)行部件等大部分為電氣化的設備，它們穩(wěn)定、可靠和高效地輸出都需要高穩(wěn)定性、高精度的供電設備來保證。一般的供電系統(tǒng)通過濾波電路和穩(wěn)壓電路可以實現(xiàn)供電設備較高精度的輸入，但是供電電源輸出不穩(wěn)定的問題一直是困擾測試臺長時間高效穩(wěn)定工作主要問題［2］。針對這一問題，本文設計了監(jiān)控電源的信號的監(jiān)測電路，可以實現(xiàn)電源信號所在電路電流信號和電壓信號的高精度采集，并且通過FPGA 控制可以使得電壓值和電流值實時顯示在上位機界面，可以直觀地觀察到監(jiān)測信號，對于供電電路的狀態(tài)監(jiān)測具有重要意義，有廣泛的工程應用價值。

2 總體設計

基于測試臺的電源輸出結構，硬件電路設計主要有三個部分組成，分別為電流信號監(jiān)測電路，電壓信號監(jiān)測電路和A/D信號轉化電路。FPGA通過控制模擬開關實現(xiàn)信號的電流值和電壓值的采集。采集信號通過AD7667信號轉換電路可以將電壓值轉化為數(shù)字量，然后通過FPGA 和上位機實現(xiàn)對測試數(shù)據(jù)的標定和實時分析等操作。圖1 為電源信號監(jiān)測電路的總體設計框圖。

圖1 電路總體設計

3 硬件電路優(yōu)化設計

3.1 電流信號監(jiān)測電路的優(yōu)化設計

電流監(jiān)測電路主要實現(xiàn)測試臺輸入電源的電流信號狀態(tài)的監(jiān)測，相較于之前通過一個在電路中串聯(lián)小電阻通過電壓轉化關系來測試通路中的電流的方式，此次設計采用了高靈敏度的霍爾傳感器來實現(xiàn)電流信號的檢測，如圖2 所示。輸入信號為Vin，當輸入信號進入霍爾傳感器后會在輸出端輸出一個對應的電壓值Cin，這個電壓值通過后級電路處理送入FPGA，經(jīng)過FPGA 和上位機的處理完成該路電流信號的監(jiān)測。

圖2 電源信號的電流信號監(jiān)測電路

ACS70331EPLCTR-2P5B3 是一種高靈敏的檢測電流信號的傳感器，它的輸出電壓精度高，芯片的功耗低［3］?；魻杺鞲衅餍酒瑑?nèi)部結構如圖3 所示。

圖3 ACS70331EPLCTR 內(nèi)部結構示意圖

由圖3 可知，當Vin 電壓信號在IP+輸入，由于內(nèi)部電氣結構信號可以直接流向IP-，IP+和IP-就會組成一個電流回路，感應線圈通過感應通路的磁場變換捕捉電流信號［4］。式（1）為霍爾傳感器輸出電壓轉換公式：

其中，Sens為霍爾傳感器靈敏度，由所選芯片類型決定，ACS7033 的Sens=800mv/A。Ip為電路中的工作電流，工作電流由輸入信號所在的電路決定。根據(jù)所選芯片，所以此處的VIOUT（Q）=0.25V，然后通過式（1）可以將最后的電壓值計算出來。通過此公式可以標定輸入電流和輸出電壓之間的關系。霍爾傳感器外圍電路的輸出端設計了一個跟隨器，跟隨器具有高輸入阻抗，低輸出阻抗的特點，可以用來穩(wěn)定輸出信號，更好地實現(xiàn)后端電路的阻抗匹配［5］。然后將Cin 送入A/D 轉換電路端口，通過FPGA 實現(xiàn)數(shù)據(jù)的采集和傳輸，最終在上位機端將采集到的電壓值以電流值的形式顯示。

3.2 電壓信號監(jiān)測電路設計

圖4 為輸入電路的電壓信號的監(jiān)測電路的設計?；跍y試臺輸入常用電源范圍，在信號采集的前端設計了電容濾波電路，電容濾波電路的目的是濾除電源信號的高頻噪聲，保證輸入信號的質量［6］。在濾波電路后設計了分壓電路，分壓電路主要是為了將輸入的電源信號進行合理分壓，確保輸入后級的電路電壓信號在可控范圍內(nèi)。U3A 是保證電路設計的阻抗匹配跟隨電路。主要保證輸入的電壓信號有一個較低的輸出阻抗，可以正常地輸入到后級的A/D變換采集電路進行信號調(diào)理。

圖4 電源信號電壓監(jiān)測電路

3.3 信號A/D轉換電路的設計

準確實現(xiàn)采集到的電壓值轉換為數(shù)字量是本次設計的關鍵，轉換的精度很大程度上決定了整個監(jiān)測電路的測量精度。從高的數(shù)模轉換率速度和轉換精度出發(fā)，選擇了AD公司的AD7667［6］。AD7667是一款高速的16位ADC 轉換芯片，數(shù)據(jù)傳輸速率高達1MSPS。經(jīng)測試，該芯片工作溫度的范圍也符合測試臺的測試環(huán)境，所以選用這一款AD轉換芯片實現(xiàn)模擬量和數(shù)字量的轉化。然后通過FPGA 控制系統(tǒng)可以實現(xiàn)電壓值的采集。如圖5 為A/D模數(shù)轉換電路。

圖5 電壓信號監(jiān)測電路

由圖5 可以看到，Vin 的電壓信號范圍為-0.75～+5.75V，偏置電壓為2.5V，U1C 的輸出電壓為-0.75～+5.75V，R9=R10=R11=R13，根據(jù)同相加法電路可以計算得到U2D 的輸出電壓為0.48V～6.9V；R12=12k，R14=24k，R12/R14=1∶2，可以計算得到U1A的電壓為0.16V～2.3V［7］。

AD7667芯片輸入端信號的范圍為0～2.5V。通過對輸入信號的分壓調(diào)理之后可以實現(xiàn)信號的正常輸入。然后將輸入的模擬信號轉化為數(shù)字信號傳遞給FPGA，F(xiàn)PGA 通過數(shù)字量和電壓量的關系線性擬合后可以在上位機端將調(diào)理電路的電壓值和電流值實時顯示出來，完成對電路狀態(tài)的監(jiān)測。經(jīng)后期測試，此電路的信號采集精度在+1%以內(nèi)，在監(jiān)測的過程中不影響信號的輸出精度，可以準確地完成采集信號的提取。

4 軟件設計

本次設計使用的FPGA 控制芯片為Xilinx公司的高可靠性現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）型號是XC7Al00T-FGG484，它具有101440 個邏輯單元，數(shù)據(jù)傳輸速率高達6.25GB/s，可通過外部晶振和AD 采集芯片的調(diào)整設計實現(xiàn)信號的高精度采集。本次測試選用的晶振為40M，它可以實現(xiàn)每到一個新的時鐘脈沖，電路就可以有一個新的指令［7］。首先電路板在上電后進行上電復位操作，然后FPGA 設置了30s 檢查端口輸出狀態(tài)并開始信號的采集、傳遞和轉化的工作。FPGA通過時序設置控制模擬開關切換實現(xiàn)多路供電電源信號的的采集，具體的輸入過程如圖6所示。

圖6 信號監(jiān)測軟件流程圖

數(shù)據(jù)采集的軟件設計中，還是要完成數(shù)字量和電壓量的線性標定［8］。在上位機端的顯示中，y 為最終輸出的電壓值，x為采集到的數(shù)字量，線性標定的過程就是一個一一對應的過程。而對于電流值的顯示，需要完成兩次標定。第一次標定為傳感器本身的標定，完成輸入電流值和輸入電壓值的標定。此過程中輸入電流值為x1，輸出電壓值為y1。第二次標定是輸入電壓值和數(shù)字量的標定，此過程中輸入電壓值為x2，輸出的數(shù)字量為y2。完成兩次標定后電流值即可正確地顯示在上位機端。對于電流值的顯示來說，可以通過直接標定電流值和數(shù)字量的關系來驗證標定過程的正確性，可以更好地驗證測量的精度是否滿足［9］。

為實現(xiàn)高精度采集，需要正確分析AD7667 的轉換時序［10］。圖7 為AD7667 的轉換時序控制圖，CS保持為低電平，在DRDY下降沿到來，并經(jīng)過t14時間后SDO 輸出總線上的數(shù)據(jù)有效，這時，通過控制SCLK 脈沖并逐個讀取SDO 輸出總線上的數(shù)據(jù)，當讀取完最后一位數(shù)據(jù)后，DRDY 由低變高，標志AD7766開始進行下一次數(shù)據(jù)采樣。通過這樣的方式，可以配合FPGA 完成對與同一信號不同變化參數(shù)的提取。

圖7 讀取AD7667轉化結果的控制時序

5 實驗結果分析

5.1 霍爾傳感器數(shù)據(jù)標定過程

在對采集數(shù)據(jù)進行分析之前，首先應該進行電路參量的標定工作。霍爾傳感器是檢測通路電流的元件，首先應該進行輸入電流值和輸出電壓值的線性標定［11］。據(jù)霍爾傳感器的電流感應特性，需要搭建一個回路關系，如圖8 所示。通過串聯(lián)一個阻值為2Ω，功率是28W 的電阻與霍爾傳感器構成回路進行標定。通過改變輸入電路的電壓值來改變電流值，然后進行擬合。具體關系如表1所示。

表1 電壓采樣值和FPGA數(shù)字量的標定關系

圖8 霍爾傳感器標定示意圖

5.2 數(shù)據(jù)測試及分析

針對本次電路設計，在實驗測試階段主要完成對測試臺幾種常見的供電的監(jiān)測值和高精度電源的輸入值做了對比。對比測試數(shù)據(jù)如表2所示。

表2 電路典型電壓信號監(jiān)測數(shù)據(jù)測試表

本次輸入的電源信號用了大功率電源，相比于高精度電源，大功率電源的輸入可調(diào)節(jié)范圍大，可以更好地模擬測試臺的供電輸入［12］。

通過表2 對于典型電壓值的采集可以發(fā)現(xiàn)，本文設計的檢測電路可以實現(xiàn)電壓信號的高精度采集。同原始的輸入信號相比，檢測數(shù)據(jù)的采集精度可以控制在1%以內(nèi)，可以更好地實現(xiàn)電壓信號的檢測。

此外，針對測量中頻率波動導致測試數(shù)據(jù)出現(xiàn)誤差的問題，可以通過使用濾波算法對數(shù)據(jù)進行進一步的優(yōu)化處理，從而配合硬件電路達到輸出數(shù)據(jù)的最優(yōu)化［13］。

5.3 上位機實時監(jiān)測軟件設計

監(jiān)測電路通過高精度的采集芯片和控制芯片完成了信號的采集處理，但是要完善監(jiān)測電路的整體功能，還需要一個上位機實時監(jiān)測系統(tǒng)。

圖9 為上位機軟件實時監(jiān)測界面。上位機監(jiān)測軟件主要有四個部分組成，分別為四個功能選項，分別是單元測試，數(shù)據(jù)分析，參數(shù)配置和數(shù)據(jù)存儲［14］。單元測試主要實現(xiàn)通路電流值和電壓值數(shù)值和波形的實時顯示。數(shù)據(jù)分析可以將采集的數(shù)據(jù)進行回放分析，更加精確地分析波形變化。參數(shù)配置界面，可以通過對監(jiān)測的電壓值和電流值設置預警值的方式來監(jiān)測供電電源狀態(tài)。當電源信號出現(xiàn)較大波動時，可以及時切斷電源，查找問題，從而保證測試設備的正常運轉［15］。數(shù)據(jù)存儲功能可以實現(xiàn)采樣值的原始數(shù)字量的輸出，當設備進行較長時間監(jiān)測時，可以在存儲文件存放的位置找到原始數(shù)據(jù)文件，方便進行數(shù)據(jù)的回放和分析。

圖9 上位機實時監(jiān)測界面設計

6 結語

本文針對綜合測試設備電源輸出不穩(wěn)定的問題設計了一個可以實時監(jiān)測供電電路的電壓和電流變化的電路。通過FPGA 的高精度處理芯片和高速數(shù)模轉化芯片AD7667的配合可以實現(xiàn)電路采樣信號的高精度采集。通過上位機軟件可以實現(xiàn)供電電路電流信號和電壓信號的實時采集，通過上位機的波形顯示窗口，更能直觀地觀察供電通路的狀態(tài)變化，解決了傳統(tǒng)監(jiān)測系統(tǒng)精度低，可靠性差等問題，實現(xiàn)了對于測試設備供電系統(tǒng)的實時監(jiān)測的問題。通過實驗驗證，該電路配合測試臺可以準確監(jiān)測供電狀態(tài)，有較好的穩(wěn)定性和靠操作性，后續(xù)可以配合模擬開關和FPGA通過分時切換實現(xiàn)多路電源信號的監(jiān)測，在工程上具有廣泛的推廣價值。