基于單差分對輸入級的新型軌到軌運算放大器設(shè)計

黃志鵬， 馬 奎，2， 張 晶

（1 貴州大學 大數(shù)據(jù)與信息工程學院， 貴陽 550025； 2 貴州大學 貴州省微納電子與軟件技術(shù)重點實驗室， 貴陽 550025）

0 引言

隨著集成電路產(chǎn)業(yè)的不斷發(fā)展，以及日益增長的芯片性能需求，運算放大器作為集成電路芯片模塊的一部分，研發(fā)出一款性能優(yōu)良的運算放大器則尤為必要。 在芯片設(shè)計性能正朝著低功耗目標邁進的背景下，電源電壓不斷降低，信號傳輸?shù)姆纫搽S之降低，因此信號受到的噪聲影響也相對更加明顯，而如能提高信號的輸入輸出幅度，不僅能充分利用功耗，還能降低噪聲影響［1］。 因此軌到軌運算放大器設(shè)計理念被提出，軌到軌運算放大器能夠?qū)崿F(xiàn)最大的輸入輸出擺幅，其共模輸入范圍往往能夠從負電源到正電源，輸出信號也可以近似正負電源擺幅。軌到軌的輸出實現(xiàn)比較容易，難點往往在于如何實現(xiàn)軌到軌的輸入。

傳統(tǒng)的CMOS 軌到軌運算放大器輸入端往往采用2 對MOS 管，PMOS 和NMOS 進行并聯(lián)并構(gòu)成互補差分對結(jié)構(gòu)，這種結(jié)構(gòu)通過NMOS 與PMOS 的交替工作，雖然能夠達到負電源至正電源的共模輸入范圍、實現(xiàn)軌到軌輸入［2］，但是由于其交替工作時，輸入級的等效跨導是NMOS 與PMOS 的疊加，導致其往往不能很好地實現(xiàn)跨導恒定［3］。 跨導在不同工作電壓區(qū)域內(nèi)的不恒定將會提升電路頻率補償?shù)碾y度，同時單位增益帶寬也會隨電壓的不同而發(fā)生變化。 因此傳統(tǒng)的改進方法往往要增加一個恒跨導電路設(shè)計［4］。 這無疑增加了設(shè)計難度和電路的復雜度。 如果采用單對互補MOS 管形成的差分對結(jié)構(gòu)，能夠很大程度避免跨導不穩(wěn)定的問題，但是為了達到軌到軌輸入，往往引入電荷泵，電荷泵也會增加設(shè)計復雜性以及工藝集成的難度［5］。

本文設(shè)計了一種單差分對輸入的新型軌到軌集成運算放大器，輸入級采用一對特殊工藝下的耗盡型NMOS，以此實現(xiàn)軌到軌輸入，能夠兼顧軌到軌輸入與跨導匹配性，減少失調(diào)。 同時簡化了電路，提高電路設(shè)計過程中的容錯率。 另外，采用AB 類結(jié)構(gòu)作為輸出級，并設(shè)計了對應(yīng)的偏置電路。 該運放能夠適用于5 V 的工作電壓，具有較高的共模抑制比、較大的軌到軌輸入范圍，能夠?qū)崿F(xiàn)0 ～5 V 滿軌的共模輸入電壓范圍，以及近乎滿軌的輸出電壓范圍。

1 新型軌到軌輸入級電路設(shè)計

1.1 電路設(shè)計分析

目前主流的軌到軌輸入級設(shè)計，大部分是采用雙差分對管做輸入管、例如，在圖1（a）中，分別由一對NMOS 管、即M1、M4， 一對PMOS 管、即M2、M3，按照N、P管并聯(lián)，上下兩電流源I2與I1， 分別為PMOS 對管和NMOS 對管提供偏置電流。 NMOS 管的閾值電壓一般為正值，PMOS 管的閾值電壓一般為負值，而N、P管的并聯(lián)互補差分連接，使得無論共模輸入電壓是正或負，都能實現(xiàn)信號的輸出，因此共模輸入電壓能夠?qū)崿F(xiàn)負電源至正電源的輸入范圍，即軌到軌的輸入。

雙差分對軌到軌輸入級，最大的困難便是工作時保持跨導恒定。 當共模輸入電壓從負電源開始上升至正電源電壓過程中，該電路有3 個工作區(qū)間：

（1）輸入級的P管導通、N管關(guān)閉，輸入級跨導為：

（2）輸入級的P管導通、N管導通，輸入級跨導為：

（3）輸入級的N管導通、P管關(guān)閉，輸入級跨導為：

其中，Gmp、Gmn分別表示輸入管PMOS、NMOS的跨導。

由以上推導公式可知，其輸入級的跨導是隨輸入共模電壓而變化的。 而調(diào)節(jié)N、P管的寬長比以及上下尾電流源電流大小，能夠保持Gm1＝Gm3，即單對N管、或單對P管工作時，跨導恒定，但是當N管、P管同時工作時， 跨導則變?yōu)樵瓉韱喂芄ぷ鲿r的2倍。 所以雙差分對管的輸入級結(jié)構(gòu)難以做到輸入的跨導恒定。 不恒定的跨導，導致電路頻率補償變得復雜，有部分設(shè)計通過改進頻率補償，來解決這個問題［6］。 其他大部分的設(shè)計則是改良恒跨導電路，從根本上實現(xiàn)恒跨導［7］。

早期的研究設(shè)計提出的恒跨導改良思路如圖1（b）所示，給出補充的尾電流結(jié)構(gòu)，通過設(shè)計開關(guān)電路，使得電路工作在不同輸入電壓下，尾電流也不同，而尾電流的大小決定了公式中跨導的值，以此實現(xiàn)跨導恒定［8］。 該思路廣泛應(yīng)用于如今雙差分對恒跨導電路的改良設(shè)計上，如采用直流電平移位和兩路復用選擇器控制技術(shù)，實現(xiàn)輸入級恒跨導［9］。再如采用前饋型恒電流控制電路，對不同工作狀態(tài)時尾電流的大小進行控制［10］。 通過上述電路的改良，往往能夠解決不同工作狀態(tài)下，跨導不恒定的問題，但隨之而來地在電路結(jié)構(gòu)設(shè)計上往往更加復雜，增大了設(shè)計困難。

圖1 傳統(tǒng)雙差分對軌到軌輸入級Fig. 1 Conventional dual difference rail－to－rail input stage

為了實現(xiàn)軌到軌輸入，則引入了雙差分對管，這導致跨導匹配的困難，當然如果采用單差分對管則不用考慮這些困難，圖2（a）是普通的互補差分輸入級，這樣一來跨導是容易匹配的。 但是同時，普通的單差分對輸入級要如何實現(xiàn)軌到軌輸入又成為了一個問題。 普遍的解決思路，是引入電荷泵結(jié)構(gòu)，對共模輸入進行拓展［5］。 圖2（b）則是一種改良的電荷泵軌到軌輸入級，電路中的電壓由電源和電荷泵共同提供。 由圖2（b）可看到，當電路工作時，能夠使得輸入P 對管電壓超過電源最高供壓，而超過的這部分則由電荷泵來提供。 按照這一思路可以同時設(shè)計提供正電壓與負電壓的電荷泵，2 個電荷泵分別應(yīng)對地軌和電源軌的輸入，使其實現(xiàn)軌到軌共模輸入電壓范圍。 而電荷泵需要高的帶負載能力，這往往需要設(shè)計大的電容，就又增加了集成的難度。

圖2 傳統(tǒng)單差分對軌到軌輸入級Fig. 2 Conventional single difference rail－to－rail input stage

1.2 本文設(shè)計

本文提出了一種新的軌到軌輸入級設(shè)計，不用進行復雜的跨導匹配，大大簡化了電路結(jié)構(gòu)，采用傳統(tǒng)的單差分對管輸入級。 改變傳統(tǒng)的電荷泵設(shè)計思路，轉(zhuǎn)而采用特殊的耗盡型輸入器件來實現(xiàn)軌到軌的共模輸入范圍。 輸入級整體電路設(shè)計如圖3 所示。 圖3 中，N21、N22為輸入差分對管，采用共源級輸入，N21、P12構(gòu)成折疊式共源共柵結(jié)構(gòu)，同樣地，N22、P14也采用折疊式共源共柵結(jié)構(gòu)，P8、P9、P13構(gòu)成電流鏡結(jié)構(gòu)。N11與N20，N24與N26，N28與N50分別構(gòu)成3 組電流鏡。P6、P7管通過偏置電壓開啟，分別為下方2 個電流鏡N11與N20、N24與N26，提供可供鏡像的電流。 整個輸入級采用折疊式共源共柵結(jié)構(gòu)，其目的是為了獲取較高的電壓輸出擺幅以及更高的增益，同時該結(jié)構(gòu)下共模輸入電平更易選取［11］。N28、N50構(gòu)成的電流鏡結(jié)構(gòu)作為輸出的負載，能夠提高輸出電阻以及增益。

圖3 輸入級電路Fig. 3 Input stage circuit

在本設(shè)計中，共模輸入電壓范圍能夠?qū)崿F(xiàn)地軌至電源軌的滿軌的共模輸入電壓。 輸入對管柵極的電壓，可以輸入超過上下軌部分范圍的電壓，依舊正常啟動工作，這使得設(shè)計參數(shù)時容錯率更高。

N21、N22采用的是N 溝道耗盡型晶體管，在柵壓為0 V 時其閾值電壓大約為－0.6 V，為了保證到地軌的共模輸入電壓范圍，N11、N20構(gòu)成的電流鏡至多可以預留出0.6 V 的電壓降。 當輸入管的柵極電壓逐漸下降時，輸入管源極電壓也跟隨下降，但是為了確保電流鏡工作在飽和區(qū)、為差分對管提供穩(wěn)定的偏置電流，其飽和壓降分配的電壓不能超過預留的0.6 V，而實際設(shè)計中，該電流鏡N管飽和壓降，大概在0.2 V 左右，所以輸入管源極電壓比地軌高出大約0.2 V。 為使輸入管耗盡型NMOS 能夠正常開啟，VGS－Vth＞0，柵極的電壓最低能夠達到地軌下約0.4 V。如果柵極電壓繼續(xù)降低，將會導致輸入對管截止或者作為尾電流源的N11、N20管工作在線性區(qū)，從而不能夠提供恒定的偏置電流。

同時可以使用N21、N22管的體效應(yīng)來實現(xiàn)到達電源軌的共模輸入電壓范圍，MOS 管的源極與襯底之間的偏壓往往會對MOS 管的閾值電壓產(chǎn)生影響，其關(guān)系滿足下式：

其中，Vth0表示不考慮體效應(yīng)時的理想閾值；VSB為MOS 管源極與襯底之間的壓降；其他參數(shù)為器件本身固定的參數(shù)看作常數(shù)。 通過式（4）很容易看出隨著MOS 管源極與襯底之間的壓降增大，實際的閾值電壓vth也隨之變大。 隨著輸入管柵極的共模輸入電壓由地軌的電壓向著電源軌不斷增大，輸入管源極的電壓也隨著非線性地增大，由于體效應(yīng)的影響，實際的輸入NMOS 耗盡型管閾值電壓也會慢慢變化，逐漸由負轉(zhuǎn)正并增大。 當柵極電壓接近上軌電壓時，輸入管的閾值電壓大約為＋0.6 V，在設(shè)計中P9、P13需要預留大約0.2 V 的電壓來使導管處于飽和狀態(tài)，而N21、N22處于飽和狀態(tài)，最少需要的預留電壓為0.1 V。 當柵極輸入電源電壓為5 V 時，要保障輸入管正常開啟，此時輸入管源極電位最高為4.4 V 左右，與電源電壓差約0.6 V，而保障P9、P13、N21、N22處于飽和狀態(tài)，只要大約0.3 V 的預留電壓，所以0.6 V 的預留電壓完全足夠。 而柵極電壓的繼續(xù)增大、且當超過5.3 V 時將會導致N21、N22處于線性區(qū)或者P9、P13處于線性區(qū)，從而不能提供恒定的偏置電流。

本設(shè)計中，輸入管的跨導幾乎不隨輸入共模電壓而變化，對于單對的耗盡型NMOS 輸入管來說，其跨導滿足以下關(guān)系：

其中，In為流經(jīng)MOS 的電流，其他為器件參數(shù)、在確定工藝后為常數(shù)。 工作中MOS 管的跨導僅與流經(jīng)其內(nèi)的電流有關(guān)，而對于本設(shè)計的輸入管來說，其尾電流是恒定的， 由N11、N20管組成的電流鏡控制，即跨導也是恒定的。 以此也可實現(xiàn)恒跨導。

2 軌到軌集成運放電路設(shè)計及分析

2.1 偏置電路設(shè)計

偏置電路能夠為輸入級／輸出級提供固定的偏置電壓，通過實際的輸入輸出級電路偏置需求設(shè)計偏置電路的結(jié)構(gòu)與參數(shù)，偏置電壓往往做啟動管的啟動電壓，配合啟動管產(chǎn)生合適的基準電流，為后級輸入級／輸出級提供穩(wěn)定的電壓、電流。

本設(shè)計中的偏置電路設(shè)計如圖4 所示。 圖4中，P1、N2構(gòu)成啟動回路，N1是MOS 管做電容連法與電阻R1組成啟動隔離。P1、P2管構(gòu)成電流鏡，P3、P4、P5管也構(gòu)成電流鏡，電源開啟后，啟動電路產(chǎn)生固定的電流，經(jīng)過輸出回路P5、N8路鏡像到P3支路的電流分流后，流入P1，產(chǎn)生的恒定電流鏡像到P2支路、P4管的電流也是恒定的，鏡像于P5管，最終流向R2、N5支路的電路也是恒定的。 通過改變R2的電阻值能夠改變該支路兩端的電壓差，從而控制N4、N6、N9的柵極電壓，可以通過改變N9的柵壓來控制P5、N8、N9回路，以此控制輸出基準電壓。

圖4 基準偏置電路Fig. 4 Reference bias circuit

2.2 輸出級電路設(shè)計

輸出級電路采用浮動AB 類輸出結(jié)構(gòu)，輸出級電路設(shè)計如圖5 所示。圖5 中，P18、N51、N52為啟動電路，接入偏置電路的偏置電壓后P18開啟，產(chǎn)生基準電流。N51、N53和N52、N54分別構(gòu)成電流鏡結(jié)構(gòu)，為P19、P20提供基準電流，P19、P21、P25構(gòu)成電流鏡結(jié)構(gòu)，P19將電流鏡像給P21、P25為各自支路提供偏置電流。N52、N54、N57構(gòu)成電流鏡結(jié)構(gòu)，可以把啟動電路的基準電流鏡像到N57管。N51、N52柵漏短接也可以利用N51柵極電壓為N55、N56提供偏置電壓，而P19、P20柵漏短接，利用P20的柵極也可以為P23提供偏置電壓。P22、P24作為輸出級的信號輸入管。P23、N55、N66、P26、N61構(gòu)成AB 類偏置電路，為了獲得軌到軌輸出范圍，輸出管往往采用共源級連接［12］。R6、C35構(gòu)成米勒補償電路。

圖5 輸出級電路Fig．5 Output stage circuit

當輸入級輸入的電壓信號電壓開始增大時，經(jīng)過P24管，使得P24管源極、P26管柵極和P23源極電壓上升，流經(jīng)P24管電流增大，由于P23管柵極電壓恒定，所以流經(jīng)P23管的電流也增大，而P22、C3的作用可以過濾掉高頻信號的影響。 由于P25的電流恒定，N55工作在飽和區(qū)、N56始終工作在線性區(qū)，N5、N56支路的電流必然減小。 因此流經(jīng)P23與流經(jīng)N55、N56支路的電流總和是減少的，由于N57為恒流源，所以相應(yīng)的N58～N60支路電流增加。N58～N60柵漏短接，3 個導管可以類比于大的電阻，通過調(diào)節(jié)導管的參數(shù)可以調(diào)節(jié)其電阻值，當流經(jīng)該支路的電流增大，N61的柵極電位也相應(yīng)升高。 所以當輸入信號電壓升高，P26、N61柵極電壓也同時升高。

反之，當輸入信號電壓降低時，P26柵極的電壓隨之降低，流經(jīng)P24的電流減少，P23支路與N55、N56支路的電流總和增加，這會導致N58～N60支路流經(jīng)電流減少，因此降低N61柵極電壓，P26、N61電壓同時降低。 所以該結(jié)構(gòu)能夠使N61管與P26管壓差始終保持在一個恒定值，不論輸入電壓如何變化，輸出管N61、P26壓差都保持恒定。

3 仿真驗證及優(yōu)化

3.1 輸入對管功能仿真

在上文輸入級設(shè)計中，為保證輸入共模范圍在地軌至電源軌滿軌電壓范圍內(nèi)變化，在整體仿真前需要進行相關(guān)驗證，以確保后續(xù)仿真不出錯。 該運放設(shè)計的工作電壓為5 V，因此，整個運放的上軌電壓為5 V，下軌電壓接地為0 V。 按照上文設(shè)計的需求，當輸入共模電壓為0 V 時，此時N21、N22閾值電壓為－0.6 V，N11、N20構(gòu)成的電流鏡工作時的漏源電壓差大概0.2 V 左右，即比地軌高出0.2 V。 實測中，在N21端加0 V 的電壓，測量輸入對管N21、N22的源極瞬態(tài)電壓值。 測量結(jié)果如圖6 所示。 由圖6可知，結(jié)果符合預期。

圖6 0 V 共模輸入時對管源極電位Fig. 6 At 0 V common－mode input， the potential of the tube source

當輸入共模電壓為電源軌電壓5 V 時，此時N21、N22閾值電壓為0.6 V，由于分配給P9、P13源漏電壓為0.2 V，N21、N22漏源電壓為0.1 V，所以測量N21源極的電位應(yīng)該在4.4 V 左右。 實測中，在N21端加5 V 的電壓，測量輸入對管N21、N22的源極瞬態(tài)電壓值。 測量結(jié)果如圖7 所示。 由圖7 可知，結(jié)果符合預期。

圖7 5 V 共模輸入時對管源極電位Fig. 7 At 5 V common－mode input， the potential of the tube source

3.2 共模輸入電壓范圍仿真分析

將運放連接成跟隨器形式，通過改變輸入電壓，測量跟隨器的輸出端電壓變化，其中輸出電壓斜率為1 的部分為共模輸入電壓范圍。 在5 V 電壓下，輸入電壓由－0.4 至5.3 V 進行掃描，輸入共模電壓范圍為0～5 V，實現(xiàn)滿軌的輸入，如圖8 所示。 在圖8 中，超出上下軌范圍的輸入電壓由于電源軌和地軌本身限制，值局限于上下軌電壓，共模輸入電壓最低為0 V、最高為5 V。

圖8 共模輸入電壓范圍Fig. 8 Common mode input voltage range

3.3 整體電路其他重要指標仿真分析

基于CMOS 工藝，實現(xiàn)了整體軌到軌運算放大器的設(shè)計，并且采用Cadence Spectre 軟件進行了仿真。 整體電路為單電源供電，在電源電壓為5 V、共模電平為2.5 V 的條件下，得到仿真結(jié)果。

圖9 為運放工作在5 V 電源電壓下，輸入正弦波信號，正弦信號峰值谷值、在保證運放正常工作條件下，超過上下軌電壓部分范圍，由于電源電壓限制，將輸出截止失真的正弦信號，這便于觀察最大輸出電壓擺幅，截止部分即為輸出擺幅上下限。 從圖9 中可以看出，輸出電壓擺幅為4 μV ～4.988 V，驗證了軌到軌的輸出，近乎滿軌。

圖9 輸出擺幅仿真Fig. 9 Output swing simulation

圖10 為運放的幅頻、相頻特性仿真結(jié)果。 從圖10 的幅頻特性曲線中可以看出，其增益為141.1 dB，帶寬為1.65 MHz。 根據(jù)圖10 中的相頻特性曲線可以看出，其相位裕度為55.4°。

圖10 增益、帶寬及相位裕度仿真Fig. 10 Gain， bandwidth and phase margin simulation

圖11 為運放失調(diào)電壓、輸入失調(diào)電流、輸入偏置電流的仿真結(jié)果。 由仿真結(jié)果可知，常溫下，輸入失調(diào)電壓為2.64 mV，輸入失調(diào)電流為0.001 pA，輸入偏置電流為9.26 pA，該設(shè)計運放的輸入失調(diào)電流和輸入偏置電流都極低，符合設(shè)計的預期。

圖11 輸入的失調(diào)電壓、失調(diào)電流及偏置電流仿真Fig. 11 Input offset voltage， offset current and bias current simulation

圖12 為運放的轉(zhuǎn)換速率仿真，輸入方波信號，在上升沿時觀察輸出信號電壓由0 V 跳變到5 V 的時間， 以此測出電壓的轉(zhuǎn)換速率， 經(jīng)計算為1.7 V／μs。

圖12 轉(zhuǎn)換速率仿真曲線Fig. 12 Conversion rate simulation curve

表1 為本設(shè)計與工作電壓相近的軌到軌CMOS運放進行的相關(guān)仿真參數(shù)對比。 表1 中對比的設(shè)計都是近些年的軌到軌輸入輸出設(shè)計，從數(shù)據(jù)對比可以看出，本設(shè)計在實現(xiàn)軌到軌輸入輸出時具有極大的優(yōu)勢，同時具有較大的增益。 另外，也基本實現(xiàn)了低的輸入失調(diào)電壓和低的輸入偏置電流，與設(shè)計［13］低失調(diào)的軌到軌輸入／輸出CMOS 運放設(shè)計的表中參數(shù)相當。 總之，該運放在軌到軌輸入輸出層面上，能夠?qū)崿F(xiàn)滿軌輸入，同時具有較大的輸出擺幅。 相對于同類設(shè)計，本設(shè)計運放具有非常大的增益，同時基本具有低失調(diào)的特性。

表1 參數(shù)對比Tab. 1 Comparison of parameters

4 結(jié)束語

本文設(shè)計了一種新型的單差分對輸入級軌到軌運算放大器，采用耗盡型NMOS 管作為輸入級，并利用輸入管的體效應(yīng)，最終實現(xiàn)了地軌至電源軌0～5 V 范圍的軌到軌共模輸入。 通過對輸入對管源極電位的仿真，驗證了差分對管的閾值優(yōu)化結(jié)果符合預期。 將輸入級運用到整體電路中，整體仿真結(jié)果符合預期，該設(shè)計具有較大的輸出電壓擺幅、較大的增益，同時基本實現(xiàn)了低的輸入失調(diào)電壓與低的輸入偏置電流。